用于将源同步数据路径与未知时钟相位对接的数据桥制造技术

本公开的实施例涉及用于将源同步数据路径与未知时钟相位对接的数据桥。集成电路包括第一子系统，第一子系统包括被配置为生成第一时钟信号的第一时钟发生器。集成电路还包括第二子系统，第二子系统包括被配置为生成第二时钟信号的第二时钟发生器。第一子系统包括时钟边沿选择器，时钟边沿选择器被配置为确定在第一时钟信号和第二时钟信号之间的相位差并且基于相位差，选择第二时钟信号的上升边沿或下降边沿来控制从第一子系统输出到第二子系统的数据。的数据。的数据。

【技术实现步骤摘要】
用于将源同步数据路径与未知时钟相位对接的数据桥


[0001]本公开涉及集成电路，并且更具体地涉及在集成电路的子系统之间的通信。

技术介绍

[0002]片上系统(SoC)包括在单个集成电路中实现的多个子系统。在某些情况下，SoC的一个子系统被配置为向SoC的第二子系统提供数据。有效地管理此类通信可能很困难。
[0003]图1图示了集成电路100的一个示例。集成电路100是SoC。集成电路100包括第一子系统102和第二子系统104。第一子系统102被配置为向第二子系统104输出数据。第一子系统102对第一时钟信号CLK1进行操作。第二子系统104对第二时钟信号CLK2进行操作。
[0004]存在影响在第一子系统102和第二子系统104之间的通信时序的各种复杂情况。例如，在处理和传输来自第一子系统104的数据时可能存在某些延迟，而在第二子系统104中处理和接收数据时可能存在某些其他延迟。附加地，第一时钟信号和第二时钟信号可能彼此异相到未知程度。这些因素使得难以根据第一时钟信号CLK1来从第一子系统102可靠地传输数据并且难以用第二时本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种方法，包括：利用集成电路的第一子系统来生成第一时钟信号；利用所述集成电路的第二子系统来生成第二时钟信号；确定在所述第一时钟信号与所述第二时钟信号之间的相位差；以及基于所述相位差来选择所述第二时钟信号的边沿；以及利用所述第二时钟信号的选定边沿来控制从所述第一子系统到所述第二子系统的数据传输。2.根据权利要求1所述的方法，还包括：利用所述第一子系统来生成第一相位信号，所述第一相位信号具有与所述第一时钟信号相同的频率以及相对于所述第一时钟信号的第一选定相位差；以及利用所述第一子系统来生成第二相位信号，所述第二相位信号具有与所述第一时钟信号相同的所述频率以及相对于所述第一时钟信号的第二选定相位差。3.根据权利要求2所述的方法，还包括通过标识所述第二时钟信号的上升边沿是否出现在所述第一相位信号的上升边沿与所述第二相位信号的上升边沿之间来确定所述相位差。4.根据权利要求3所述的方法，还包括通过标识所述第二时钟信号的上升边沿和所述第一时钟信号的上升边沿是否出现在所述第一相位信号的上升边沿与所述第二相位信号的上升边沿之间来确定所述相位差。5.根据权利要求4所述的方法，还包括如果所述第二时钟信号的上升边沿没有出现在所述第一相位信号的上升边沿与所述第二相位信号的上升边沿之间，则利用所述第二时钟信号的上升边沿来控制传输。6.根据权利要求5所述的方法，其中利用所述第二时钟信号的上升边沿来控制数据传输包括将所述第二时钟信号提供给所述第一子系统的触发器的时钟输入端子。7.根据权利要求5所述的方法，还包括如果所述第二时钟信号的上升边沿出现在所述第一相位信号的上升边沿与所述第二相位信号的上升边沿之间，则利用所述第二时钟信号的下降边沿来控制传输。8.根据权利要求7所述的方法，其中利用所述第二时钟信号的上升边沿来控制数据传输包括向所述第一子系统的触发器的时钟输入端子提供互补第二时钟信号，其中所述互补第二时钟信号是所述第二时钟信号的逻辑补码。9.根据权利要求8所述的方法，其中生成所述互补第二时钟信号包括将所述第二时钟信号提供给反相器。10.根据权利要求8所述的方法，还包括将所述第二时钟信号和所述互补第二时钟信号提供给多路复用器。11.根据权利要求10所述的方法，其中选择性地控制数据传输包括从所述多路复用器输出所述第二时钟信号或所述互补第二时钟信号。12.一种集成电路，包...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：意法半导体国际有限公司，
类型：发明
国别省市：