自动化转换后备缓冲器集合再平衡制造技术

本申请提供了自动化转换后备缓冲器集合再平衡。提供了转换后备缓冲器(TLB)和使用该TLB的方法，该TLB具有固定的子TLB和可配置的子TLB。TLB包括固定的子TLB和可配置的子TLB。固定的子TLB在运行时期间可存储与第一页尺寸集对应的第一多个TLB条目。可配置的子TLB在运行时可配置成用于存储具有第二页尺寸集的第二多个TLB条目。第二页尺寸集包括第一页尺寸集的至少第一页尺寸，并包括不是第一页尺寸集的至少第二页尺寸。的至少第二页尺寸。的至少第二页尺寸。

【技术实现步骤摘要】
自动化转换后备缓冲器集合再平衡
[0001]关于联邦资助的研发的声明
[0002]本专利技术是在由国防部授予的协议号H98230A
‑
13
‑
D
‑
0124的政府支持下进行的。政府具有本专利技术的某些权益。

技术介绍

[0003]本公开总体上关于高效地设置转换后备缓冲器(TLB)中的再平衡，该TLB包含可配置成用于在引导后的不同时刻保存不同的页尺寸集的可配置的子TLB以及在引导后保存固定的页尺寸集的固定的子TLB。
[0004]本节旨在向读者介绍可能涉及当前技术的各方面的技术的各方面，这在下文描述和/或要求保护。相信该讨论有助于向读者提供促进对本公开的各方面更好的理解的背景信息。相应地，应当注意这些陈述应从这个角度来阅读，而不是作为任何种类的承认。
[0005]集成电路见于众多电子设备，这些电子设备来自手持式设备、计算机、游戏系统、机器人设备、汽车，等等。诸如微处理器之类的一些集成电路处理从存储器检取的数据。虽然数据被存储在表示存储器中的实际位置的物理存储器地址中，但是在集成电路上运行本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路，包括转换后备缓冲器TLB，所述TLB包括：第一固定的子TLB，所述第一固定的子TLB在运行时期间存储与第一页尺寸集对应的第一多个TLB条目；以及可配置的子TLB，所述可配置的子TLB在运行时期间可配置成用于存储具有第二页尺寸集的第二多个TLB条目，所述第二页尺寸集包括所述第一页尺寸集的至少第一页尺寸并包括不是所述第一页尺寸集的至少第二页尺寸。2.如权利要求1所述的集成电路，其中，所述第一固定的子TLB包括：固定的集合相联的子TLB、可配置的集合相联的子TLB、或可配置的全相联的子TLB、或上述各项的任何组合。3.如权利要求1所述的集成电路，其中，所述第一页尺寸集的所述第一页尺寸包括4KiB页尺寸，并且所述第二页尺寸集的所述第二页尺寸包括1GiB页尺寸。4.如权利要求3所述的集成电路，其中，所述第二页尺寸集包括第三页尺寸，其中，所述第三页尺寸包括2MiB页尺寸，并且其中，所述第一页尺寸集不包括所述1GiB页尺寸且不包括所述2MiB页尺寸。5.如权利要求1所述的集成电路，其中，所述第二页尺寸集包括不由所述TLB的任何其他子TLB支持的至少一个页尺寸。6.如前述权利要求中的任一项所述的集成电路，其中，所述第一固定的子TLB比所述可配置的子TLB保存更多的TLB条目。7.如权利要求1所述的集成电路，其中，所述TLB包括控制电路，所述控制电路至少部分地基于所述第一固定的子TLB和所述可配置的子TLB中的可用条目的比率来选择将与所述第一页尺寸集对应的新TLB条目存储在所述第一固定的子TLB中还是存储在所述可配置的子TLB中。8.如权利要求1
‑
7所述的集成电路，其中：所述固定的子TLB包括第一固定的集合相联的子TLB，所述第一固定的集合相联的子TLB在运行时期间被配置成用于存储与所述第一页尺寸集对应的所述第一多个TLB条目；所述第一页尺寸集仅包括第一页尺寸；所述TLB包括第二固定的集合相联的子TLB，所述第二固定的集合相联的子TLB在运行时期间被配置成用于存储与第三页尺寸集对应的第三多个TLB条目；并且所述第三页尺寸集仅包括第三页尺寸。9.如权利要求8所述的集成电路，其中，所述第二页尺寸集包括所述第三页尺寸。10.如权利要求9所述的集成电路，其中，所述TLB包括控制电路，所述控制电路监测所述第一集合相联的TLB的第一未命中率以及所述第二集合相联的TLB的第二未命中率，并且其中，所述控制电路配置成用于：至少部分地基于所述第一未命中率是否高于所述第二未命中率，选择将与所述第一页尺寸对应的新TLB条目存储在所述第一固定的集合相联的子TLB中还是存储在所述可配置的子TLB中。11.如权利要求10所述的集成电路，其中，所述TLB包括控制电路，所述控制电路监测所述可配置的子TLB的第三未命中率，并且其中，所述控制电路配置成用于：至少部分地...

【专利技术属性】
技术研发人员：D，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：