半导体结构及其形成方法技术

半导体结构及其形成方法，所述方法包括：提供基底，所述基底上具有分立的鳍部叠层结构；在所述基底上形成横跨所述鳍部叠层结构的栅极结构；以所述栅极结构为掩膜刻蚀所述鳍部叠层结构，形成第二鳍部和第二牺牲层；刻蚀所述第一鳍部层和所述第一牺牲材料层，形成第一鳍部和第一牺牲层；在所述第一鳍部和第一牺牲层两侧的基底上形成第一源漏掺杂层；在所述第一源漏掺杂层上形成第一介质层；所述第一介质层上形成第二源漏掺杂层；去除所述第一牺牲层、第二牺牲层和所述栅极结构。上述的方案，可以形成垂直堆叠的互补场效应晶体管，提高所形成的半导体器件的性能。成的半导体器件的性能。成的半导体器件的性能。

【技术实现步骤摘要】
半导体结构及其形成方法


[0001]本专利技术涉及半导体集成电路领域，尤其涉及一种半导体结构及其形成方法。

技术介绍

[0002]在半导体器件的制造期间，执行各种制造处理，例如成膜沉积处理、蚀刻 掩模创建处理、图案化处理、光刻胶显影处理、材料蚀刻和去除处理以及掺杂 处理。重复执行这些处理以在半导体衬底上形成期望的半导体器件元件。历来， 晶体管被利用微制造形成在一个平面中并且上面形成有布线/金属，并且因此该 晶体管被表征为二维(2D)电路或2D制造。缩放工作极大地增加了2D电路中每 单位面积的晶体管的数目，但是随着缩放进入单数位纳米半导体器件制造节点， 缩放工作正面临更大的挑战。半导体器件制造商已经表达了对三维(3D)半导体 器件的需求，在3D半导体器件中，器件、晶体管和标准单元堆叠在彼此之上 作为继续缩放的手段。
[0003]3D互补场效应晶体管器件(CFET)可以包括三维堆叠的单元(或标准单元或 逻辑标准单元)，其中互补n沟道金属氧化物半导体场效应晶体管(n
‑
MOSFET) 与p沟道金属氧化物半导体场效应晶体管(p本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底，所述基底上具有分立的鳍部叠层结构；所述鳍部叠层结构包括第一牺牲材料层、位于第一牺牲材料层上的第一鳍部层、位于第一鳍部层上的第二牺牲材料层、位于所述第二牺牲材料层上的第二鳍部层；在所述基底上形成横跨所述鳍部叠层结构的栅极结构；以所述栅极结构为掩膜刻蚀所述鳍部叠层结构，直至暴露出所述第一鳍部层的顶部表面，形成第二鳍部和第二牺牲层；以所述第二鳍部、第二牺牲层和所述栅极结构为掩膜刻蚀所述第一鳍部层和所述第一牺牲材料层，形成第一鳍部和第一牺牲层；在所述第一鳍部和第一牺牲层两侧的基底上形成第一源漏掺杂层，所述第一源漏掺杂层覆盖所述第一鳍部和第一牺牲层的侧壁；在所述第一源漏掺杂层上形成第一介质层，所述第一介质层覆盖所述第二牺牲层的侧壁；在所述第一介质层上形成第二源漏掺杂层，所述第二源漏掺杂层覆盖所述第二鳍部的侧壁；在所述第二源漏掺杂层上形成第二介质层，所述第二介质层覆盖所述栅极结构的侧壁；去除所述第一牺牲层、第二牺牲层和所述栅极结构。2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述基底包括半导体衬底，所述半导体衬底上具有分立的凸起结构，所述鳍部叠层结构位于所述凸起结构上；形成所述凸起结构和所述鳍部叠层结构的步骤包括：提供半导体衬底；在半导体衬底上形成鳍部堆叠材料层；刻蚀所述鳍部堆叠材料层和部分厚度的所述半导体衬底，形成所述鳍部叠层结构和位于所述鳍部叠层结构下方的凸起结构。3.根据权利要求2所述的半导体结构的形成方法，其特征在于，形成所述鳍部叠层结构和位于所述鳍部叠层结构下方的凸起结构之后，还包括：在所述鳍部叠层结构两侧的半导体衬底上形成底部介质层，所述底部介质层的顶部表面与所述凸起结构的顶部表面相齐平；形成所述底部介质层之后，在所述基底上形成横跨所述鳍部叠层结构的栅极结构。4.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第二牺牲材料层之后，还包括：形成位于所述第二牺牲材料层底部的第一阻挡材料层和位于所述第二牺牲材料层顶部的第二阻挡材料层；以所述栅极结构为掩膜刻蚀所述鳍部叠层结构的过程中，还刻蚀了所述第二阻挡材料层，使所述第二阻挡材料层形成第二阻挡层；以所述第二鳍部、第二牺牲层和所述栅极结构为掩膜刻蚀所述第一鳍部层和所述第一牺牲材料层的过程中，还刻蚀了所述第一阻挡材料层，使所述第一阻挡材料层形成第一阻挡层。
5.根据权利要求4所述的半导体结构的形成方法，其特征在于，对所述第二牺牲材料层的顶部和底部分别执行离子注入工艺，使所述第二牺牲材料层底部形成所述第一阻挡材料层，并使所述第二牺牲材料层的顶部形成所述第二阻挡材料层。6.根据权利要求5所述的半导体结构的形成方法，其特征在于，所述离子注入工...

【专利技术属性】
技术研发人员：张海洋，肖杏宇，
申请(专利权)人：中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：