移位寄存器单元、栅极驱动电路及显示装置制造方法及图纸

一种移位寄存器单元、栅极驱动电路及显示装置，在该移位寄存器单元中，消隐输入电路将消隐上拉信号输入到上拉节点；显示输入电路将显示上拉信号输入到上拉节点；输出电路将复合输出信号输出至输出端；下拉电路对上拉节点和输出端降噪；第一下拉控制电路对下拉节点的电平进行控制；第二下拉控制电路对下拉节点的电平进行控制。消隐输入电路的隔离子电路将消隐上拉信号输入到上拉节点。在隔离子电路中，第一隔离晶体管的栅极和上拉控制节点连接，第二极和第二隔离晶体管的第一极连接，栅极和第一时钟信号端连接；第二隔离晶体管的第二极和上拉节点连接。预设防漏电电路包括第一预设防漏电晶体管。该移位寄存器单元防止阈值电压漂移影响输出信号。影响输出信号。影响输出信号。

【技术实现步骤摘要】
移位寄存器单元、栅极驱动电路及显示装置


[0001]本公开的实施例涉及一种移位寄存器单元、栅极驱动电路及显示装置。

技术介绍

[0002]在显示
，例如液晶显示面板或有机发光二极管(Organic Light Emitting Diode,OLED)显示面板的像素阵列通常包括多行栅线和与之交错的多列数据线。对栅线的驱动可以通过栅极驱动电路实现。栅极驱动电路通常集成在栅极驱动芯片(Gate IC)中。在IC设计中芯片的面积是影响芯片成本的主要因素，如何有效地减小芯片面积是技术开发人员需要着重考虑的问题。

技术实现思路

[0003]本公开至少一个实施例提供一种移位寄存器单元，包括消隐输入电路、显示输入电路、输出电路、下拉电路、第一下拉控制电路和第二下拉控制电路；其中，所述消隐输入电路配置为根据消隐输入信号在一帧的消隐时段将消隐上拉信号输入到上拉节点；所述显示输入电路配置为响应于显示输入信号在一帧的显示时段将显示上拉信号输入到所述上拉节点；所述输出电路配置为在所述上拉节点的电平的控制下，将复合输出信号输出至输出端；所述下拉电路配本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种移位寄存器单元，包括消隐输入电路、显示输入电路、输出电路、下拉电路、第一下拉控制电路、第二下拉控制电路和预设防漏电电路；其中，所述消隐输入电路配置为根据消隐输入信号在一帧的消隐时段将消隐上拉信号输入到上拉节点；所述显示输入电路配置为响应于显示输入信号在一帧的显示时段将显示上拉信号输入到所述上拉节点；所述输出电路配置为在所述上拉节点的电平的控制下，将复合输出信号输出至输出端；所述下拉电路配置为在下拉节点的电平的控制下，对所述上拉节点和所述输出端进行降噪；所述第一下拉控制电路配置为在所述上拉节点的电平的控制下，对所述下拉节点的电平进行控制；所述第二下拉控制电路配置为响应于消隐下拉控制信号对所述下拉节点的电平进行控制；所述消隐输入电路包括隔离子电路，所述隔离子电路配置为在上拉控制节点的电平和第一时钟信号的控制下，将所述消隐上拉信号输入到所述上拉节点；所述隔离子电路包括第一隔离晶体管和第二隔离晶体管，所述第一隔离晶体管的栅极配置为和所述上拉控制节点连接，所述第一隔离晶体管的第二极配置为和所述第二隔离晶体管的第一极连接，所述第二隔离晶体管的栅极配置为和第一时钟信号端连接以接收所述第一时钟信号，所述第二隔离晶体管的第二极配置为和所述上拉节点连接；所述预设防漏电电路包括第一预设防漏电晶体管。2.根据权利要求1所述的移位寄存器单元，其中，所述第一预设防漏电晶体管的第一极连接所述第二隔离晶体管的第二极，所述第一预设防漏电晶体管的第二极连接所述上拉节点，所述第一预设防漏电晶体管的栅极连接所述第一时钟信号端。3.根据权利要求1所述的移位寄存器单元，其中，所述预设防漏电电路还包括第二预设防漏电晶体管，所述第二预设防漏电晶体管的栅极连接所述上拉节点，所述第二预设防漏电晶体管的第一极连接预设电压端，所述第二预设防漏电晶体管的第二极连接所述第一预设防漏电晶体管的第一极。4.根据权利要求1所述的移位寄存器单元，还包括：第一防漏电电路；其中，所述第一防漏电电路包括第一防漏电晶体管和第二防漏电晶体管；所述第一防漏电电路被配置为在消隐上拉控制节点为有效电平时，防止所述消隐上拉控制节点处的电荷经由所述消隐输入电路包括的消隐晶体管漏电到消隐输入信号端，所述消隐输入信号端用于传输所述消隐输入信号；所述第一防漏电晶体管的栅极连接到所述消隐晶体管的栅极，所述第一防漏电晶体管的第一极连接到所述消隐晶体管的第二极，所述第一防漏电晶体管的第二极连接到所述消隐上拉控制节点；所述第二防漏电晶体管的栅极连接到所述消隐上拉控制节点，所述第二防漏电晶体管的第一极连接到预设电压端，所述第二防漏电晶体管的第二极连接到所述第一防漏电晶体管的第一极。
5.根据权利要求1所述的移位寄存器单元，还包括第三下拉控制电路，其中，所述第三下拉控制电路配置为响应于显示下拉控制信号对所述下拉节点的电平进行控制。6.根据权利要求1
‑
5任一项所述的移位寄存器单元，其中，所述第二下拉控制电路包括第一晶体管，所述消隐下拉控制信号包括所述第一时钟信号；所述第一晶体管的栅极配置为和所述第一时钟信号端连接以接收所述第一时钟信号，所述第一晶体管的第一极配置为和所述下拉节点连接，所述第一晶体管的第二极配置为接收第一电压端的第一电压。7.根据权利要求6所述的移位寄存器单元，其中，所述第二下拉控制电路还包括第二晶体管，所述消隐下拉控制信号还包括第一控制信号；所述第二晶体管的栅极配置为和第一控制信号端连接以接收所述第一控制信号，所述第二晶体管的第一极配置为和所述第一晶体管的第二极连接，所述第二晶体管的第二极配置为和所述第一电压端连接以接收所述第一电压。8.根据权利要求5所述的移位寄存器单元，其中，所述第三下拉控制电路包括第三晶体管；所述第三晶体管的栅极配置为和显示下拉控制信号端连接以接收所述显示下拉控制信号，所述第三晶体管的第一极配置为和所述下拉节点连接，所述第三晶体管的第二极配置为和第一电压端连接以接收第一电压。9.根据权利要求4所述的移位寄存器单元，其中，所述消隐输入电路还包括：充电子电路，配置为响应于第二时钟信号将所述消隐输入信号输入到所述上拉控制节点；存储子电路，配置为存储所述充电子电路输入的所述消隐输入信号。10.根据权利要求9所述的移位寄存器单元，其中，所述充电子电路包括第四晶体管，所述第四晶体管为所述消隐晶体管，所述第四晶体管的栅极配置为和第二时钟信号端连接以接收所述第二时钟信号，所述第四晶...

【专利技术属性】
技术研发人员：冯雪欢，李永谦，
申请(专利权)人：合肥鑫晟光电科技有限公司，
类型：发明
国别省市：