【技术实现步骤摘要】
基于JTAG的FPGA图像分类加速器测试方法及系统
[0001]本专利技术属于神经网络硬件加速
，尤其涉及一种基于JTAG的FPGA图像分类加速器测试方法及系统。
技术介绍
[0002]卷积神经网络在图像处理任务上的卓越表现，使其被广泛应用在交通、安防、工业控制等领域，为了共同满足在移动端和云端的计算需求，基于FPGA的卷积神经网络硬件加速器被广泛研究。
[0003]在基于FPGA的卷积神经网络硬件加速器的设计流程中，设计验证是十分关键的步骤。软件验证方面由于浮点计算在验证环境中运行速度缓慢，一张图片分类任务在仿真环境中需要执行数个小时，效率低下；使用硬件方式验证需要额外设计完整的图片数据通路，若采用PCIe等高速通信接口，需要设计额外的硬件与驱动，不仅测试系统复杂程度增加，并且成本也会相应的增加。因此，亟需基于JTAG的FPGA图像分类加速器测试方法，能够降低测试系统的复杂程度，并以最快的速度搭建硬件测试环境。
技术实现思路
[0004]本专利技术针对基于卷积神经网络的FPGA图像分类加速器设...
【技术保护点】
【技术特征摘要】
1.一种基于JTAG的FPGA图像分类加速器测试方法，其特征在于，包括如下步骤：S10、将测试图片转换成若干个mif文件；S11、控制JTAG向FPGA图像分类加速器板卡分多次传输测试图像；S12、每张测试图像分类完成后从FPGA板卡获取分类标签，将分类结果写入本地文件；S13、根据所述写有分类结果的本地文件与测试数据集标准结果进行对比，统计分类准确率。2.根据权利要求1所述的基于JTAG的FPGA图像分类加速器测试方法，其特征在于，所述步骤S10中，依次读取测试图片，每张测试图片转换成N个mif文件：S101、读取第a张图片，按像素平铺成长度为P*P*3的数据序列，其中P为图片的长和宽，3表示彩色图片RGB通道数，数据序列以RGB通道，行，列的顺序规则排序；S102、将上述序列分为若干个长度为n/b的数据段，其中b为FPGA加速器设置的数据位宽；S103、将上述数据段组合为N个深度为m的数据块，数据不足部分补零处理；S104、将上述数据块按顺序写成mif文件，文件名命名为pic2mif_a_z.mif，其中z表示第z个数据块。3.根据权利要求2所述的基于JTAG的FPGA图像分类加速器测试方法，其特征在于，所述FPGA图像分类加速器板卡即FPGA板卡，所述步骤S11包括：S111、根据控制时序将N个mif文件依次更新至ROM；S112、控制时序使加速器板卡运行图片分类逻辑；S113、根据控制时序检测到图片分类完成后将结果寄存器RSLT_REG的值写入本地文件。4.根据权利要求3所述的基于JTAG的FPGA图像分类加速器测试方法，其特征在于，所述控制时序的方法为：1)当FPGA板卡上电复位或者一次图片分类逻辑结束时RSLT_VALID寄存器置1，当流程控制程序开始控制JTAG更新ROM中数据时RSLT_VALID寄存器置0；2)当流程控制程序JTAG完成一次ROM数据更新时UPDATA_DONE寄存器置1，持续1个周期之后UPDATA_DONE寄存器置0；3)当FPGA板卡中的UPDATA_DONE＝1且DATA_VALID＝0时DATA_VALID寄存器置1，直到检测到FPGA板卡中的RD_DONE＝1之后DATA_VALID寄存器置0；4)当ROM中数据全部复制到内存之后RD_DONE寄存器置1，当RD_DONE＝1且流程控制程序开始控制JTAG更新ROM中数据时RD_DONE寄存器置0；5)当流程控制程序更新完N个mif文件即一张完整的测试图片且RD_DONE＝1时START寄存器置1，持续一个时钟周期后START寄存器置0；6)一次图...
【专利技术属性】
技术研发人员：黄继业，郭童栋，赵知劲，杨宇翔，董哲康，
申请(专利权)人：杭州电子科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。