电容器电解质膜及其制备方法技术

本申请涉及半导体技术领域，具体涉及一种电容器电解质膜的制备方法，包括以下步骤：在电容器下部电极上淀积电解质膜；降低反应室内的压强；对所述电解质膜进行至少一次再处理，所述再处理包括反应前驱体处理和/或氧化处理，所述反应前驱体处理包括：向反应室内供应电解质膜的前驱体，然后进行吹扫。本申请依次对电解质膜进行若干次处理工艺以及远程等离子体处理，解决了电解质膜的厚度不均匀以及改善了电解质膜表面的Zr空位、O空位的问题，提升了电解质膜的击穿电压，进而降低了电容器漏电发生的可能性。发生的可能性。发生的可能性。

【技术实现步骤摘要】
电容器电解质膜及其制备方法


[0001]本申请涉及半导体
，具体涉及一种电容器电解质膜及其制备方法。

技术介绍

[0002]在DRAM上使用的电容器(Capacitor)具有多种结构，其中，宽高比(Aspect Ratio)大约在40:1以上的圆柱状(Cylinder Type)或柱状(Pillar Type)结构的居多，这种情况下，沉积在电容器(Capacitor)上的电解质(Dielectric)ZrO2很难有100％的台阶覆盖(Step Coverage)。一般来说，电容器(Capacitor)上的电解质(Dielectric)ZrO2的台阶覆盖(Step Coverage)不到93％。如图1所示，这会使得电解质(Dielectric)ZrO210'在下部电极11'的底部区域(Capacitor BottomZone)厚度(Thickness)变薄，此外，在沉积电解质(Dielectric)ZrO2 10'时，由于反应不完全，使得电解质(Dielectric)ZrO210'上会留下各种缺陷，比如产生空位(Void)和金属杂质(Metal Impurity)，导致ZrO2膜的击穿电压(Breakdown Voltage)变低，进而发生漏电(Leakage)的问题。

技术实现思路

[0003]本申请至少在一定程度上解决相关技术中的上述技术问题。为此，本申请提出一种电容器电解质膜及其制备方法，以解决电容器漏电的问题。
[0004]为了实现上述目的，本申请第一方面提供了一种电容器电解质膜的制备方法，包括以下步骤：
[0005]在电容器下部电极上淀积电解质膜；
[0006]降低反应室内的压强；
[0007]对所述电解质膜进行至少一次再处理，所述再处理包括反应前驱体处理和/或氧化处理，所述反应前驱体处理包括：向反应室内供应电解质膜的前驱体，然后进行吹扫。
[0008]本申请第二方面提供了一种由上所述的电容器电解质膜的制备方法处理得到的电容器电解质膜。
附图说明
[0009]通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本申请的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
[0010]图1示出了现有技术中上部电极与电解质膜的结构示意图；
[0011]图2示出了本申请一个实施例中上部电极与电解质膜的结构示意图；
[0012]图3示出了本申请一个实施例中向反应室内供应电解质膜的前驱体的结构示意图；
[0013]图4示出了本申请一个实施例中向反应室内供应含氧等离子体的结构示意图。
具体实施方式
[0014]以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
[0015]在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
[0016]在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
[0017]请参照图2，本申请的第一方面提供了一种圆柱状电容器100，该电容器100包括：
[0018]下部电极10，下部电极10呈圆筒状；
[0019]电解质膜11，形成于下部电极10上；
[0020]上部电极(图内未示意)，形成于电解质膜11的表面。
[0021]在本实施例中，下部电极10的材质可以选自金属氮化物及金属硅化物中的一种或两种所形成的化合物，如氮化钛(Titanium Nitride)，硅化钛(Titanium Silicide)，硅化镍(Titanium Silicide)，硅氮化钛(TiSixNy)。
[0022]另外，上部电极的材料可以选自TiN、TaN、W/WN、WN、Pt、Ru、AlN中的任一种或上述材料所组成群组中的两种以上所形成的叠层，或者上部电极由如下膜形成：该膜由与Si、C、Al、Ge等结合的上述材料(即TiN、TaN、WN、Pt、Ru、或AlN)制成，或者上部电极优选地为TiN膜。
[0023]值得一提的是，电解质膜11的材质为高k介质层，以提高单位面积电容器的电容值，电解质膜11由具有高介电常数的例如Al2O3、ZrO2、HfO2、Ta2O5、TiO2、STO、BST、PZT等材料所制成的单层膜形成，或者由多层膜形成。
[0024]以下对本申请实施例中的电容器的制备方法进行描述。
[0025]本申请的提供了一种圆柱状(Cylinder Type)电容器的制备方法，包括以下步骤：
[0026]请参照图3，提供一半导体衬底12，将半导体衬底12放置于反应室13的承载盘14上，在本实施例中，半导体衬底12例如可以是体硅半导体衬底、绝缘体上硅(SOI)半导体衬底、锗半导体衬底、绝缘体上锗(GOI)半导体衬底、硅锗半导体衬底、III
‑
V族化合物半导体衬底或通过执行选择性外延生长(SEG)获得的外延薄膜半导体衬底。
[0027]当半导体衬底12是硅基半导体衬底时，半导体衬底可以包括例如与氧离子不接合的悬挂键合硅原子。晶体管的工作特性可以通过氢退火工艺来稳定，通过氢退火工艺，氢原子与半导体衬底的悬挂键合硅原子结合。在这种情况下，氢原子可以容易地与硅原子分离，但是硼可以增加硅原子和氢原子之间的结合能。因此，可以改善电容器的可变保持时间或电荷保持时间。
[0028]接着，于半导体衬底12上形成下部电极，该下部电极呈圆筒状，在下部电极上形成
电解质膜，具体地，可以在约300℃
‑
400℃的处理温度下通过ALD工艺在下部电极上沉积形成电解质膜。
[0029]接着，降低反应室13内的压强至50
‑
80mtorr；优选地，本实施例中的电解质膜的材料选自ZrO
x
,X的取值为1
‑
2。
[0030]接着，对电解质膜进行第一次再处理，具体地，继续参照图3，第一次再处理包括：在温度为：250
‑
350℃的条件下，向反应室13内供应电解质膜的前驱体(Precursor)处理电解质膜5
‑
8min，接着使用Ar进行吹扫(Purge),优选地，电解质膜的前驱体可以选自含Zr本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电容器电解质膜的制备方法，其特征在于，包括以下步骤：在电容器下部电极上淀积电解质膜；降低反应室内的压强；对所述电解质膜进行至少一次再处理，所述再处理包括反应前驱体处理和/或氧化处理，所述反应前驱体处理包括：向反应室内供应电解质膜的前驱体，然后进行吹扫。2.根据权利要求1所述的电容器电解质膜的制备方法，其特征在于，所述电解质膜的材料选自ZrO
x
,X的取值为1
‑
2。3.根据权利要求1所述的电容器电解质膜的制备方法，其特征在于，所述前驱体为含Zr胺基类有机金属前驱体。4.根据权利要求3所述的电容器电解质膜的制备方法，其特征在于，所述前驱体选自三(二甲胺基)环戊二烯基锆。5.根据权利要求4所述的电容器电解质膜的制备方法，其特征在于，所述反应前驱体处理的温度为：250
‑
350℃。6.根据权利要求1所述的电容器电解质膜的制备方法，其特征在于，对所述电解质膜进行多次再处理，所述反应前驱体处理包括：在第一压强下，向反应室内供应电解质膜的前驱体，之后进行吹扫，之后维持第二压强...

【专利技术属性】
技术研发人员：崔基雄，项金娟，李亭亭，刘青，
申请(专利权)人：真芯北京半导体有限责任公司，
类型：发明
国别省市：