本发明专利技术提供一种电阻型DAC电路结构及数模转换器包括：整数倍权电阻模块及分数倍权电阻模块，其中：基于电阻型DAC电路结构输出的加权模拟信号与单位电阻的比值选择整数倍权电阻模块或分数倍权电阻模块中至少一个，以输出对应的加权模拟信号；将输入的数字信号输入选中的权电阻模块中，并将选中的权电阻模块的输出信号通过开关控制来合成，以满足电路的分辨率要求，通过设置分数倍权电阻模块，使最小的权重值不再由整数倍单位电阻决定，方便设计，有效保证电路容易获得最佳的微分非线性和积分非线性；与开尔文架构的DAC相比，单位电阻与开关的个数不再随着DAC位数呈指数变化，最大限度地节省单位电阻与开关的个数，减小物理尺寸，节约成本。节约成本。节约成本。
【技术实现步骤摘要】
一种电阻型DAC电路结构及数模转换器
[0001]本专利技术涉及半导体
，特别是涉及一种电阻型DAC电路结构及数模转换器。
技术介绍
[0002]DAC(Digital to Analog Converter)是将数字信号变换为模拟信号的器件，在数字电路中得到广泛应用。电阻型DAC的局限性在于实现高分辨率和维持其线性度有关的挑战。按照开尔文结构，如果设置N位的DAC，需要由2
N
个等值串联电阻和2
N
个开关。显而易见，开尔文结构的DAC具有大量电阻，调整DAC中每个电阻以获得最佳的微分非线性（Differential nonlinearity，DNL）和积分非线性（Integral Nonlinearity，INL）是不现实的，一部分原因是电阻数量太多，还有一部分原因是电阻太小而难以校准，主要原因还是将DAC设置成开尔文结构花费的成本太高。由于物理尺寸的现实，电阻型DAC一般能够实现的分辨率极微有限，通常为8到10位。
技术实现思路
[0003]鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种电阻型DAC电路结构及数模转换器，用于解决现有技术中电阻型DAC随着位数的增加，电阻与开关的个数呈指数增加，从而增大物理尺寸而花费大量的成本，导致电路很难获得最佳的微分非线性（Differential nonlinearity，DNL）和积分非线性（Integral Nonlinearity，INL）的问题。
[0004]为实现上述目的及其他相关目的，本专利技术提供一种电阻型DAC电路结构，所述电阻型DAC电路结构至少包括：整数倍权电阻模块及分数倍权电阻模块，其中：基于所述电阻型DAC电路结构输出的加权模拟信号与单位电阻的比值选择所述整数倍权电阻模块或所述分数倍权电阻模块中至少一个，以输出对应的加权模拟信号；将输入的数字信号输入选中的权电阻模块中，并将选中的权电阻模块的输出信号通过开关控制来合成，以满足电路的分辨率要求。
[0005]可选地，所述整数倍权电阻模块包括：M+1个整数倍权电阻网络及M+1个开关，其中，各整数倍权电阻网络分别与一个所述开关并联，M为大于等于0的自然数。
[0006]可选地，所述整数倍权电阻模块中第i+1个整数倍权电阻网络包括串联的2
i
个单位电阻，且各所述整数倍权电阻网络中单位电阻的数量从低到高以2为等比系数递增，其中，i为大于等于0且小于等于M的自然数。
[0007]可选地，所述分数倍权电阻模块包括：1/2倍权电阻网络、1/4倍权电阻网络及K个子分数倍权电阻网络，其中，K个子分数倍权电阻网络中，第j个子分数倍权电阻网络用于实现与单位电阻比值为1/2
j+2 倍的加权模拟信号输出，K为大于等于1的自然数，j为大于等于1且小于等于K的自然数。
[0008]可选地，所述1/2倍权电阻网络包括：1/2倍权电阻单元与1个开关，其中，所述1/2倍权电阻单元与所述开关并联。
[0009]可选地，所述1/2倍权电阻单元包括2个并联的单位电阻。
[0010]可选地，所述1/4倍权电阻网络包括：1/4倍权电阻单元与1个单位电阻，其中，所述1/4倍权电阻单元与单位电阻并联。
[0011]可选地，所述1/4倍权电阻单元包括：3个单位电阻与1个开关，其中，所述开关与3个单位电阻串联。
[0012]可选地，K个子分数倍权电阻网络中第j个子分数倍权电阻网络包括1个1/2
j+2 倍权电阻子网络与2个单位电阻，其中，2个单位电阻并联，并与所述1/2
j+2 倍权电阻子网络并联；基于各所述子分数倍权电阻网络中单位电阻数量的递增实现以1/2为等比系数的分数倍加权模拟信号输出。
[0013]可选地，所述1/2
j+2 倍权电阻子网络包括：1/2
j+2 倍权电阻因子及2个单位电阻，其中，2个单位电阻并联，并与所述1/2
j+2 倍权电阻因子串联，其中，所述1/2
j+2 倍权电阻因子包括：1个开关与2
j
‑
1个单位电阻，其中，2
j
‑
1个单位电阻串联，并与开关串联。
[0014]本专利技术提供一种数模转换器，所述数模转换器至少包括所述电阻型DAC电路结构。
[0015]如上所述，本专利技术的一种电阻型DAC电路结构及数模转换器，具有以下有益效果：1) 本专利技术通过设置分数倍权电阻模块，使最小的权重值不再由整数倍单位电阻决定，方便设计，有效保证电路容易获得最佳的微分非线性（Differential nonlinearity，DNL）和积分非线性（Integral Nonlinearity，INL）。
[0016]2) 本专利技术的电阻型DAC电路结构与开尔文架构的DAC相比，单位电阻与开关的个数不再随着DAC位数呈指数变化，最大限度地节省单位电阻与开关的个数，减小物理尺寸，节约成本。
附图说明
[0017]图1显示为本专利技术的整数倍权电阻模块结构示意图。
[0018]图2显示为本专利技术的分数倍权电阻模块结构示意图。
[0019]元件标号说明1
‑
整数倍权电阻模块；11
‑
整数倍权电阻网络；2
‑
分数倍权电阻模块；21
‑
1/2倍权电阻网络；211
‑
1/2倍权电阻单元；22
‑
1/4倍权电阻网络；221
‑
1/4倍权电阻单元；23
‑
子分数倍权电阻网络；231
‑
1/2
j+2 倍权电阻子网络；232
‑
1/2
j+2 倍权电阻因子。
具体实施方式
[0020]以下通过特定的具体实例说明本专利技术的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本专利技术的其他优点与功效。本专利技术还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本专利技术的精神下进行各种修饰或改变。
[0021]请参阅图1至图2。需要说明的是，本实施例中所提供的图示仅以示意方式说明本专利技术的基本构想，图式中仅显示与本专利技术中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
[0022]如图1及图2所示，本实施例提供一种电阻型DAC电路结构，所述电阻型DAC电路结构包括：整数倍权电阻模块1及分数倍权电阻模块2，其中：
基于所述电阻型DAC电路结构输出的加权模拟信号与单位电阻Ru的比值选择所述整数倍权电阻模块1或所述分数倍权电阻模块2中至少一个，以输出对应的加权模拟信号；将输入的数字信号输入选中的权电阻模块中，并将选中的权电阻模块的输出信号通过开关控制来合成，以满足电路的分辨率要求。
[0023]具体地，作为示例，如图1所示，所述整本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种电阻型DAC电路结构，其特征在于，所述电阻型DAC电路结构至少包括：整数倍权电阻模块及分数倍权电阻模块，其中：基于所述电阻型DAC电路结构输出的加权模拟信号与单位电阻的比值选择所述整数倍权电阻模块或所述分数倍权电阻模块中至少一个，以输出对应的加权模拟信号；将输入的数字信号输入选中的权电阻模块中，并将选中的权电阻模块的输出信号通过开关控制来合成，以满足电路的分辨率要求。2.根据权利要求1所述的电阻型DAC电路结构，其特征在于：所述整数倍权电阻模块包括：M+1个整数倍权电阻网络及M+1个开关，其中，各整数倍权电阻网络分别与一个所述开关并联，M为大于等于0的自然数。3.根据权利要求2所述的电阻型DAC电路结构，其特征在于：所述整数倍权电阻模块中第i+1个整数倍权电阻网络包括串联的2
i
个单位电阻，且各所述整数倍权电阻网络中单位电阻的数量从低到高以2为等比系数递增，其中，i为大于等于0且小于等于M的自然数。4.根据权利要求1所述的电阻型DAC电路结构，其特征在于：所述分数倍权电阻模块包括：1/2倍权电阻网络、1/4倍权电阻网络及K个子分数倍权电阻网络，其中，K个子分数倍权电阻网络中，第j个子分数倍权电阻网络用于实现与单位电阻比值为1/2
j+2 倍的加权模拟信号输出，K为大于等于1的自然数，j为大于等于1且小于等于K的自然数。5.根据权利要求4所述的电阻型DAC电路结构，其特征在于：所述1/2倍权电阻网络包括：1/2倍权电阻单元与1个开关，其中，所述1/2倍权电阻单元与所述开关并联。6...
【专利技术属性】
技术研发人员：刘尧，刘筱伟，班桂春，刘兴龙，朱志晞，
申请(专利权)人：微龛广州半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。