一种防抖动PMOS电源开关电路制造技术

本发明专利技术公开一种防抖动PMOS电源开关电路，属于半导体领域，包括PMOS管P1、三极管Q1、电容C1和电阻R1～R4；所述PMOS管P1的源端连接电源输入端，漏端连接电源输出端，栅端连接电阻R2的第一端；所述三极管Q1的集电极连接电阻R2的第二端，基极通过电阻R3接控制端，发射极接地；电容C1的一端连接在所述PMOS管P1的栅端和所述电阻R2的第一端之间，电容C1的另一端接地。本发明专利技术的电路可以减缓PMOS管的栅端节点的充放电速度从而抑制电源的开关抖动。放电速度从而抑制电源的开关抖动。放电速度从而抑制电源的开关抖动。

【技术实现步骤摘要】
一种防抖动PMOS电源开关电路


[0001]本专利技术涉及半导体
，特别涉及一种防抖动PMOS电源开关电路。

技术介绍

[0002]在很多电子产品中，某一个或者某几个模块的供电都需要一个PMOS电源开关，并且这个电源开关要求可以通过单片机或者CPU的GPIO口来控制。如果这个被控电源电压较高，或者远高于GPIO口电压域的电压(比如GPIO电压域3.3V，需要被控的电源通路电压12V)的话，那么就不能直接将GPIO口接到PMOS管的栅极来控制。此时就需要添加其他的电路结构来满足需求。
[0003]很多电路设计工程师都用到了一个NPN三极管加一个PMOS管的电路结构，此通用电路就是在NPN三极管的集电极通过一个上拉电阻和电源输入端相连，然后连接到PMOS开关的栅极，然后在三极管基极施加控制信号，通过开关三极管，来控制PMOS管栅极的电压。此功能虽然容易实现，但是在实际的应用中，如果PMOS管栅极电压在开关过程中变化太快，就会在电源输入端和输出端都会产生抖动，从而影响整个系统的稳定性。

技术实现思路

[0004]本专利技术的目的在于提供一种防抖动PMOS电源开关电路，以解决现有电源开关电路中存在电源抖动的问题。
[0005]为解决上述技术问题，本专利技术提供了一种防抖动PMOS电源开关电路，包括PMOS管P1、三极管Q1、电容C1和电阻R1～R4；
[0006]所述PMOS管P1的源端连接电源输入端，漏端连接电源输出端，栅端连接电阻R2的第一端；
[0007]所述三极管Q1的集电极连接电阻R2的第二端，基极通过电阻R3接控制端，发射极接地；
[0008]电容C1的一端连接在所述PMOS管P1的栅端和所述电阻R2的第一端之间，电容C1的另一端接地。
[0009]可选的，所述电阻R1的一端连接在电源输入端和所述PMOS管P1的源端之间，所述电阻R1的另一端连接在所述PMOS管P1的栅端和所述电阻R2的第一端之间。
[0010]可选的，所述电阻R4的一端连接在所述三极管Q1的基极和所述电阻R3之间，另一端接地。
[0011]在本专利技术提供的防抖动PMOS电源开关电路中，包括PMOS管P1、三极管Q1、电容C1和电阻R1～R4；所述PMOS管P1的源端连接电源输入端，漏端连接电源输出端，栅端连接电阻R2的第一端；所述三极管Q1的集电极连接电阻R2的第二端，基极通过电阻R3接控制端，发射极接地；电容C1的一端连接在所述PMOS管P1的栅端和所述电阻R2的第一端之间，电容C1的另一端接地。本专利技术的电路可以减缓PMOS管的栅端节点的充放电速度从而抑制电源的开关抖动。
附图说明
[0012]图1是本专利技术提供的防抖动PMOS电源开关电路示意图；
[0013]图2是为阐述本专利技术提供的防抖动PMOS电源开关电路工作原理所作的示意图。
具体实施方式
[0014]以下结合附图和具体实施例对本专利技术提出的一种防抖动PMOS电源开关电路作进一步详细说明。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0015]本专利技术提供了一种防抖动PMOS电源开关电路，如图1所示，该电路包括电源输入端、电源输出端、控制端、PMOS管P1、三极管Q1、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、电容C1；
[0016]所述PMOS管P1的源端与所述电源输入端相连，漏端与所述电源输出端相连，栅端通过电阻R1接其自身源端。
[0017]所述第二电阻R2的两端分别接所述PMOS管P1的栅端与所述三极管Q1的集电极；所述三极管Q1的发射极接地，基极通过第三电阻R3接控制端。所述第四电阻R4接在所述三极管Q1的基极与地之间。
[0018]所述电容C1接在所述PMOS管P1的栅端与地之间。
[0019]本专利技术的具体工作原理如下：
[0020]参阅图1所示，分析PMOS电源开关电路，当控制端电平由高变低时，三极管Q1截止，输入端的电源电压通过电阻R1对PMOS管P1的栅端充电，如果不考虑三极管的漏电，最终使得PMOS管P1的栅端电压等于输入端的电源电压，此时，PMOS管P1的栅
‑
源电压V
be
＝0，PMOS管P1处于关闭状态；当控制端由低电平变为高电平时，三极管Q1打开，PMOS管P1的栅端节点开始通过三极管Q1对地放电，最终使得PMOS管P1的栅端电压趋于零，从而使PMOS管P1导通。若无电容C1存在，由于PMOS管P1的栅端电容很小，导致控制端在高低电平转换的时候，PMOS管P1的栅端节点充放电过快，从而会导致开关过程的电源抖动。
[0021]再参阅图2所示，由于在PMOS管P1的栅端节点和地之间增加一个电容C1，其容值远大于PMOS管P1的栅端电容，然后在PMOS管P1的栅端节点和三极管Q1的集电极之间加一个电阻R2。当控制端电平由高变低时，三极管Q1截止，输入端电源电压通过图中所示充电回路给PMOS管P1的栅端节点充电，充电时间常数约等于R1*C1；当控制端电平由低变高时，三极管Q1打开，PMOS管P1的栅端节点通过图中放电回路进行放电，放电时间常数约等于R2*C1。可以看出，本专利技术的电路可以减缓PMOS管P1栅端节点的充放电速度从而抑制电源的开关抖动。
[0022]上述描述仅是对本专利技术较佳实施例的描述，并非对本专利技术范围的任何限定，本专利
的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种防抖动PMOS电源开关电路，其特征在于，包括PMOS管P1、三极管Q1、电容C1和电阻R1～R4；所述PMOS管P1的源端连接电源输入端，漏端连接电源输出端，栅端连接电阻R2的第一端；所述三极管Q1的集电极连接电阻R2的第二端，基极通过电阻R3接控制端，发射极接地；电容C1的一端连接在所述PMOS管P1的栅端和所述电阻R2的第一端之间，电容C1的另一端...

【专利技术属性】
技术研发人员：张宗航，兰亚峰，傅建军，
申请(专利权)人：中科芯集成电路有限公司，
类型：发明
国别省市：