具有操作参数校准电路的锁相环（PLL）和方法技术

提供了具有操作参数校准电路的锁相环(PLL)和方法。校准方案用于控制PLL带宽并包含其扩展。在开环中，VCO控制电压在值的范围内扫描，并且在每个控制电压电平处测量VCO输出频率。针对每个测量的输出频率确定增益KVCO，并且可变幅度电荷泵的对应的电流幅度根据常量与增益KVCO的比率来计算，并在查找表中与测量的输出频率相关联。一旦校准完成，PLL环路就被闭合，并且基于PLL电路所需的输出频率从查找表中取得计算的电流幅度。然后控制可变幅度电荷泵电路，以生成具有幅度与所取得的电荷泵电流幅度相对应的电荷泵电流。流幅度相对应的电荷泵电流。流幅度相对应的电荷泵电流。

【技术实现步骤摘要】
具有操作参数校准电路的锁相环(PLL)和方法
[0001]相关申请的交叉引用
[0002]本申请要求2020年12月22日提交的第63/128968号的美国临时专利申请的优先权，其公开内容通过引用结合于此。


[0003]本专利技术总体上涉及锁相环(PLL)电路，并且具体地，涉及PLL电路的操作参数的校准。

技术介绍

[0004]参考图1，图1示出了锁相环(PLL)电路10的框图。相位
‑
频率检测器(PFD)电路12具有接收参考时钟信号CLKref(t)的第一输入和接收反馈时钟信号CLKfb(t)的第二输入。PFD电路12测量参考时钟信号CLKref(t)和反馈时钟信号CLKfb(t)的相似边沿(即，上升沿或下降沿)之间的差。在PFD电路12检测到参考时钟信号CLKref(t)和反馈时钟信号CLKfb(t)的相似边沿对齐的情况下，向上信号U(t)被脉冲化，并且向下信号D(t)被脉冲化(两个脉冲被同步并且具有相同的持续时间)。如果PFD电路12检测到参考时钟信号CLKref(t)的边沿领先于反馈时钟信号CLKfb(t)的相似边沿的情况，则针对第一持续时间，向上信号U(t)被脉冲化，并且针对第二持续时间(小于第一持续时间)，向下信号D(t)被脉冲化，其中第一持续时间的长度取决于相似边沿之间的相位误差。相反，如果反馈时钟信号CLKfb(t)的边沿领先于参考时钟信号CLKref(t)的相似边沿，则PFD电路12针对第三持续时间将向下信号D(t)脉冲化，并且针对第四持续时间(小于第三持续时间)将向上信号U(t)脉冲化，其中第三持续时间的长度取决于相似边沿之间的相位误差。
[0005]图2示出了PFD电路12的实施例的框图。PFD电路12包括第一D型触发器(FF)电路14，FF电路14具有接收逻辑高电压(Vdd)的数据(D)输入和接收参考时钟信号CLKref(t)的时钟(CLK)输入。FF电路14的输出(Q)生成向上信号U(t)。PFD电路12还包括第二D型触发器(FF)电路16，FF电路16具有接收逻辑高电压(Vdd)的数据(D)输入和接收反馈时钟信号CLKfb(t)的时钟(CLK)输入。FF电路16的输出(Q)生成向下信号D(t)。逻辑“与”门18具有接收向上信号U(t)的第一输入和接收向下信号D(t)的第二输入。门18对这些信号进行逻辑“与”，以生成复位信号，该复位信号被施加到第一FF电路14和第二FF电路16的复位输入。
[0006]图2还示出了以下操作情况中向上信号U(t)和向下信号D(t)的波形，其中：a)参考时钟信号CLKref(t)和反馈时钟信号CLKfb(t)的相似边沿对齐；b)参考时钟信号CLKref(t)的边沿领先于反馈时钟信号CLKfb(t)的相似边沿；以及c)反馈时钟信号CLKfb(t)的边沿领先于参考时钟信号CLKref(t)的相似边沿。在情况a)、b)和c)中，向上信号U(t)和向下信号D(t)的较小脉冲宽度由“与”门18的操作的时间延迟(td)控制，以使第一FF电路14和第二FF电路16复位。这是向上信号U(t)和向下信号D(t)的最小脉冲宽度。在情况b)和c)中，相应的向上信号U(t)和向下信号D(t)的较长脉冲宽度根据最小脉冲宽度(td)加上参考时钟信号CLKref(t)与反馈时钟信号CLKfb(t)的相似边沿之间的时间差(即相位差pd)之和来控制。
[0007]再次参考图1，电荷泵(CP)电路20响应于向上信号U(t)和向下信号D(t)的脉冲的持续时间(即，宽度)生成输出电流Icp(t)。CP电路20包括电流供应(source)(路径)电路20a，电流供应电路20a响应于向上信号U(t)操作，以向电荷泵输出电流Icp(t)提供具有固定幅度(M)的供应电流贡献，其持续时间对应于向上信号U(t)的持续时间。CP电路20还包括电流吸收(路径)电路20b，电流吸收电路20b响应于向下信号D(t)而操作，以向电荷泵输出电流Icp(t)提供具有相同固定幅度(M)的吸收电流贡献，其持续时间对应于向下信号D(t)的持续时间。输出电流Icp(t)是供应电流贡献与吸收电流贡献之差。当向上信号和向下信号具有完全相同的脉冲时，如在上述情况a)中所述，因为由于向上信号U(t)和向下信号D(t)的脉冲引起的供应电流贡献和吸收电流贡献是抵消的，所以输出电流Icp(t)为零。在向上信号U(t)脉冲持续时间比向下信号D(t)脉冲持续时间长的情况下，如在上述情况b)中所述，输出电流Icp(t)包括具有所述固定幅度(M)的瞬时供应电流(电流脉冲21a)，并且持续时间为向上信号U(t)与向下信号D(t)的脉冲的宽度差。相反，在向下信号D(t)脉冲持续时间比向上信号U(t)脉冲持续时间长的情况下，如在上述情况c)中所述，输出电流Icp(t)包括具有所述固定幅度(M)的瞬时吸收电流(电流脉冲21b)，并且持续时间为向上信号U(t)与向下信号D(t)的脉冲的宽度差。
[0008]环路滤波器(LF)电路22对来自电荷泵电路20的输出电流Icp(t)滤波，以生成控制电压Vctrl(t)。在一个实施例中，LF电路22被实现为模拟积分电路，因此通过对供应电流和吸收电流积分来生成控制电压Vctrl(t)。因此，控制电压Vctrl(t)将响应于输出电荷泵电流Icp(t)的每个电流脉冲21a递增地增加，并且响应于输出电荷泵电流Icp(t)的每个电流脉冲21b递增地减小。
[0009]压控振荡器(VCO)电路30生成振荡输出信号Vout(t)，振荡输出信号Vout(t)的频率由控制电压Vctrl(t)的电平控制。由于输出电荷泵电流Icp(t)的电流脉冲21a而引起的控制电压Vctrl(t)电平的增加导致振荡输出信号Vout(t)的频率的对应增加。相反，由于输出电荷泵电流Icp(t)的电流脉冲21b而引起的控制电压Vctrl(t)电平的降低导致振荡输出信号Vout(t)的频率的对应降低。
[0010]固定除法器和电平移位电路32将振荡输出信号Vout(t)以固定除数值进行分频，并且将结果信号电平移位到期望电压电平。作为示例，由电路32执行的固定除法可以将振荡输出信号Vout(t)的频率除以期望整数(例如，除以4)。应当理解，在一些实施例中，除数将等于1，且因此不执行分频。在这种情况下，电路32仅执行电平移位功能。另外，应当理解，在不需要振荡输出信号Vout(t)的电平移位的情况下，可以省略电路32的电平移位功能。在一个实施例中，可以将电路32的电平移位和/或固定除法功能集成到VCO电路30中。
[0011]可编程除法器电路34将(如果需要或必要，经除法的和经电平移位的)振荡输出信号Vout(t)进行分频，以生成反馈时钟信号CLKfb(t)。可编程除法器电路34实现振荡输出信号Vout(t)的频率与反馈时钟信号CLKfb(t)的频率之间的可编程分配比(division ratio)。该可编程分配比由除数控制信号设置，该除数控制信号为除数指定整数分量INTdiv和分数分量FRACdiv。
[00本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于校准锁相环PLL电路中的电荷泵电路的可变幅度电荷泵电流的电路，所述PLL电路包括压控振荡器VCO电路，所述电路包括：电压生成器电路，被配置为在所述PLL电路处于开环的情况下，在多个离散步进中、以步进之间的电压差对所述VCO电路施加扫描控制电压；频率测量电路，被配置为在每个离散步进下，测量从所述VCO电路输出的信号的频率；以及处理电路，被配置为：根据离散步进之间的测量频率的差除以离散步进之间的所述电压差，针对每个测量频率，确定所述VCO电路的增益；根据常量除以针对该测量频率确定的所述增益，计算与每个测量频率相关联的、用于所述可变幅度电荷泵电流的校准幅度；标识测量频率中的一个测量频率，所标识的一个测量频率最接近从所述VCO电路输出的所述信号的期望频率；以及控制所述PLL电路中的可变幅度电荷泵电路，以生成幅度等于用于标称电荷泵电流的校准幅度的所述电荷泵电流，所述标称电荷泵电流与测量频率中的所标识的一个测量频率相关联。2.根据权利要求1所述的电路，还包括环路开关，所述环路开关由所述处理电路控制，以在校准操作模式期间将所述PLL电路置于开环，在所述校准操作模式中，所述VCO电路的增益被确定，并且用于所述可变幅度电荷泵电流的校准幅度被计算。3.根据权利要求2所述的电路，其中当处于所述校准操作模式时，所述处理电路还禁用所述可变幅度电荷泵电路。4.根据权利要求2所述的电路，其中所述环路开关还由所述处理电路控制，以在正常操作模式期间将所述PLL电路置于闭环，在所述正常操作模式中，所述可变幅度电荷泵电路的电荷泵电流被生成，具有的幅度等于所述校准幅度。5.根据权利要求4所述的电路，其中当处于所述正常操作模式时，所述处理电路还启用所述可变幅度电荷泵电路。6.根据权利要求1所述的电路，其中所述处理电路是状态机电路。7.根据权利要求1所述的电路，其中所述频率测量电路包括计数器电路，所述计数器电路被配置为对在固定时间段内、从所述VCO电路输出的信号的周期的数目进行计数，其中所计数的周期的数目指示所述测量频率。8.根据权利要求7所述的电路，其中所述固定时间段由所述PLL电路的参考时钟的周期的特定数目来设置。9.根据权利要求1所述的电路，其中所述处理电路被配置为控制所述电压生成器电路生成所述扫描控制电压。10.根据权利要求1所述的电路，其中所述可变幅度电荷泵电路包括：多个电流电路，并联连接，其中每个电流电路包括：第一电流源，被配置为响应于由所述PLL电路检测到的第一相位差，向所述电荷泵电路的输出供应第一电流；以及第二电流源，被配置为响应于由所述PLL电路检测到的第二相位差，从所述电荷泵电路
的输出吸收第二电流；其中被启用以进行操作的多个电流电路将所述可变幅度电荷泵电路的幅度设置为等于与测量频率中的所标识的一个测量频率相关联的校准幅度。11.根据权利要求1所述的电路，其中离散步进之间的所述电压差相对于所述扫描控制电压的所有离散步进是恒定的。12.一种锁相环PLL电路，包括：相位
‑
频率检测器，被配置为将参考信号与反馈信号进行比较，并且响应于所述比较，生成向上控制信号和向下控制信号；可变幅度电荷泵电路，被配置为响应于所述向上控制信号和所述向下控制信号生成电荷泵输出电流，所述电荷泵输出电流具有响应于数字控制信号而设置的幅度；环路滤波器，被配置为接收所述电荷泵输出电流，并且生成控制电压；压控振荡器VCO电路，被配置为响应于所述控制电压，生成振荡器输出信号；环路除法器电路，被配置为利用由除数控制信号设置的分频，根据所述振荡器输出信号生成所述反馈信号；以及处理电路，包括查找表，所述查找表将所述振荡器输出信号的多个测量频率与用于所述电荷泵输出电流的对应的多个校准幅度相关联，其中所述处理电路：响应于所述除数控制信号，确定从所述VCO电路输出的信号的期望频率；标识所述查找表中的测量频率中的一个测量频...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：意法半导体国际有限公司，
类型：发明
国别省市：