通过使用忘记存储来增加每核存储器带宽制造技术

本申请公开了通过使用忘记存储来增加每核存储器带宽。描述了与用于通过使用忘记存储来增加每核存储器带宽的技术有关的方法和装置。在实施例中，高速缓存存储缓冲器。执行电路系统执行指令。指令基于缓冲器的起始地址和缓冲器的尺寸而使得高速缓存中的一个或多个高速缓存行被标记。高速缓存中的所标记的高速缓存行要被阻止而无法被写回到存储器。还公开并要求保护其他实施例。要求保护其他实施例。要求保护其他实施例。

【技术实现步骤摘要】
通过使用忘记存储来增加每核存储器带宽


[0001]本公开总体上涉及电子学领域。更具体地，一些实施例涉及用于通过使用忘记存储操作来增加每核存储器带宽的技术。

技术介绍

[0002]一般而言，动态随机存取存储器(DRAM)和/或互连带宽限制可能是现有中央处理单元(CPU)核的主要性能瓶颈。这些带宽限制导致去往和来自CPU核的数据传输中的延迟。因此，如果DRAM和/或互连带宽限制被减少或消除，则CPU性能可以大大地提高。
附图说明
[0003]因此，为了可详细地理解本文中陈述的当前实施例的特征的方式，可参照实施例进行对实施例的更特定的描述，在所附附图中图示实施例中的一些。然而，应注意的是，所附附图仅图示典型实施例，并且因此不应被视为限制实施例的范围。
[0004]图1图示出可在一些实施例中利用的、具有私有高速缓存级别和共享末级高速缓存的处理器的框图。
[0005]图2图示出根据实施例的用于解压缩指令的样本操作数。
[0006]图3图示出根据实施例的用于解压缩指令的两个样本经解码的操作。/>[0007]图4本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于通过使用忘记存储操作来增加每核存储器带宽的装置，所述装置包括：高速缓存，所述高速缓存用于存储缓冲器；以及执行电路系统，所述执行电路系统用于执行指令，所述指令用于基于所述缓冲器的起始地址和所述缓冲器的尺寸而使得所述高速缓存中的一个或多个高速缓存行被标记；其中，所述高速缓存中的所标记的高速缓存行要被阻止而无法被写回到存储器。2.如权利要求1所述的装置，其中，对所述一个或多个高速缓存行进行标记包括使所述一个或多个高速缓存行失效。3.如权利要求1所述的装置，其中，对所述一个或多个高速缓存行进行标记包括将所述一个或多个高速缓存行的状态修改为排他状态。4.如权利要求1所述的装置，其中，对所述一个或多个高速缓存行进行标记包括将所述一个或多个高速缓存行指示为牺牲候选，以允许对所述一个或多个高速缓存行的提早驱逐。5.如权利要求1所述的装置，其中，所述指令用于引起基于掩码对所述高速缓存中的所述一个或多个高速缓存行的查找。6.如权利要求1所述的装置，其中，加速器用于将所述缓冲器用作暂存器，其中，所述指令用于使得所述加速器回收所述暂存器...

【专利技术属性】
技术研发人员：J，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：