本公开涉及一种数据缓存装置、方法、集成电路芯片、计算装置和板卡，其中计算装置可以包括在组合处理装置中，该组合处理装置还可以包括通用互联接口和其他处理装置。所述计算装置与其他处理装置进行交互，共同完成用户指定的计算操作。组合处理装置还可以包括存储装置，该存储装置分别与计算装置和其他处理装置连接，用于计算装置和其他处理装置的数据。本公开的方案可以广泛应用于数据缓存中。公开的方案可以广泛应用于数据缓存中。公开的方案可以广泛应用于数据缓存中。
【技术实现步骤摘要】
数据缓存装置、方法、集成电路芯片、计算装置和板卡
[0001]本公开一般地涉及数据存储领域。更具体地，本公开涉及数据缓存装置、方法、集成电路芯片、计算装置和板卡。
技术介绍
[0002]目前，在系统设计中，为了增加数据传输率、处理大量数据流、匹配具有不同传输率的系统，广泛使用FIFO(First Input First Output，先入先出)缓存器，从而提高了系统性能。FIFO数据缓存器是一种先入先出的数据缓存器，数据会按照写入缓存器的顺序从缓存器读出，即先写入的数据先从缓存器读出，后写入的数据后从缓存器读出。
[0003]然而，随着在各种操作中对缓存器要求越来越高，现有FIFO缓存器的存取方式无法满足实际需求。因此，如何获得一种能够具有灵活存取方式的缓存器成为现有技术中需要解决的问题。
技术实现思路
[0004]为了至少部分地解决
技术介绍
中提到的技术问题，本公开的方案提供了一种数据缓存装置及其方法、包括该数据缓存装置的集成电路芯片、计算装置和板卡。
[0005]在一个方面中，本公开提供一种数据缓存装置，其中，所述数据缓存装置包括：数据缓存单元，其包括用于存储数据的多个存储块；所述数据缓存单元在由至少一个写指针组各自指向的存储块中存储数据；所述数据缓存单元从由多个读指针组各自指向的待读空间输出数据；其中，所述至少一个写指针组各自包括至少两个维度的写指针，所述多个读指针组各自包括至少两个维度的读指针。
[0006]在另一方面中，本公开提供一种在数据缓存装置中读取和写入数据的数据缓存方法，所述数据缓存装置包括数据缓存单元，所述数据缓存单元包括用于存储数据的多个存储块，其中，所述数据缓存方法包括：在由各自包括至少两个维度的写指针的至少一个写指针组各自指向的存储块中存储数据；从由各自包括至少两个维度的读指针的多个读指针组各自指向的待读空间输出数据。
[0007]在又一方面中，本公开提供一种集成电路芯片，其包括所述数据缓存装置。在另一个实施例中，本公开的数据缓存装置可以构成一个独立的集成电路芯片。
[0008]在又一方面中，本公开提供一种计算装置，其包括上述数据缓存装置或上述集成电路芯片。
[0009]在又一方面中，本公开提供一种板卡，其包括上述计算装置。
[0010]利用本公开的数据缓存装置、相应的缓存方法、集成电路芯片、计算装置和板卡，可以通过采用多个读指针和写指针来实现任意写入和读取数据。由此，本公开的数据缓存装置适用灵活，可以广泛应用于各种数据存储中。
附图说明
[0011]通过参考附图阅读下文的详细描述，本公开示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中，以示例性而非限制性的方式示出了本公开的若干实施方式，并且相同或对应的标号表示相同或对应的部分其中：
[0012]图1是示出根据本公开的一个实施例的数据缓存装置的示意性框图；
[0013]图2是示出根据本公开的实施例的数据缓存单元的示意图；
[0014]图3是示出根据本公开的另一个实施例的数据缓存装置的示意性框图；
[0015]图4是示出根据本公开的实施例的指令缓存单元的示意图；
[0016]图5是示出根据本公开的一个实施例的数据缓存方法的流程图；
[0017]图6是示出根据本公开的另一个实施例的数据缓存方法的流程图；
[0018]图7是示出根据本公开实施例的一种组合处理装置的结构图；以及
[0019]图8是示出根据本公开实施例的一种板卡的结构示意图。
具体实施方式
[0020]下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
[0021]本公开的技术方案在整体上提供一种数据缓存装置、方法、集成电路芯片、计算装置和板卡。不同于现有技术的数据缓存装置，本公开提供了一种可以多读多写的数据缓存装置，从而提高了存取速度。特别地，本公开可以在数据缓存装置中任意存储和读取数据，存储和读取可以独立进行。由此，本公开的数据缓存装置具有存取速度快且灵活性高的特点。
[0022]图1是示出根据本公开的一个实施例的数据缓存装置100的示意性框图。如图1中所示，所述数据缓存装置100可以包括数据缓存单元101。所述数据缓存单元101包括用于存储数据的多个存储块。所述数据缓存单元101在由至少一个写指针组各自指向的存储块中存储数据。所述数据缓存单元101从由多个读指针组各自指向的待读空间输出数据。其中，所述至少一个写指针组各自包括至少两个维度的写指针，所述多个读指针组各自包括至少两个维度的读指针。
[0023]在一个实施例中，数据缓存单元101可以具有多个存储行，每个存储行包括多个存储块，数据缓存单元101中的所有存储块的存储空间相同。从而这些存储块可以构成存储阵列。因此，数据缓存单元101可以构成二维数据缓存单元。
[0024]另外，对于该数据缓存单元101，数据的写入是针对存储块进行的，即可以对任意的存储块写入数据，因此存储块作为基本写入单位。而数据的读取是针对待读空间(存储行中的任意大小存储空间)进行的，即可以对任意存储行中的任意位宽的数据进行读取。也就是说该待读空间可以位于一个存储块中、可以就是一个存储块或者可以大于一个存储块的存储空间，因此1比特的存储位作为基本读取单位。
[0025]由此，一个或多个写指针组可以将数据写入它们各自指向的存储块中，多个读指针组可以从它们各自指向的待读空间中读取数据。其中，每个写指针组各自包括两个维度
的写指针，每个读指针组各自包括两个维度的读指针。应当注意，写指针组和读指针组可以各自独立操作。
[0026]在另一个实施例中，数据缓存单元101可以包括多个存储片，并且每个存储片可以包括多个存储行，而每个存储行又可以包括多个存储块。此时的数据缓存单元是三维存储单元。由此，每个写指针组可以各自包括三个维度的写指针，每个读指针组可以各自包括三个维度的读指针。
[0027]以此类推，当数据缓存单元的维度越高，即存储层次越多时，指针组的维度越大。
[0028]进一步地，当至少一个写指针组各自包括两个维度的写指针并且多个读指针组各自包括两个维度的读指针时，至少一个写指针组可以各自包括行写指针和列写指针，行写指针和所述列写指针可以共同确定指向的存储块；多个读指针组可以各自包括行读指针和列读指针，行读指针和列读指针可以共同确定指向的待读空间的读取起始位置，与所述读指针组对应的读控制信号指示所述待读空间的位宽。
[0029]具体地，可以参照图2，图2是示出根据本公开的实施例的数据缓存单元101的示意图。在图2中，示例性地示出了该数据缓存单元101为N
×
4的存储矩阵，其中N为存储行的数量。此外，图2示出两组写指针，一本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种数据缓存装置，其中，所述数据缓存装置包括：数据缓存单元，其包括用于存储数据的多个存储块；所述数据缓存单元在由至少一个写指针组各自指向的存储块中存储数据；所述数据缓存单元从由多个读指针组各自指向的待读空间输出数据；其中，所述至少一个写指针组各自包括至少两个维度的写指针，所述多个读指针组各自包括至少两个维度的读指针。2.根据权利要求1所述的数据缓存装置，其中，所述至少一个写指针组各自包括行写指针和列写指针，所述行写指针和所述列写指针共同确定指向的存储块；所述多个读指针组各自包括行读指针和列读指针，所述行读指针和所述列读指针共同确定指向的所述待读空间的读取起始位置，与所述读指针组对应的读控制信号指示所述待读空间的位宽。3.根据权利要求2所述的数据缓存装置，其中，多个写指针组各自指向不同的存储块；所述多个读指针组各自指向一个待读空间。4.根据权利要求3所述的数据缓存装置，其中，当所述写指针组指向的存储块为空时，所述数据缓存单元在所述存储块中存储数据；当所述写指针组指向的所述存储块存在数据时，所述数据缓存单元等待所述存储块的数据被清空。5.根据权利要求3所述的数据缓存装置，其中，当所述读指针组指向的所述待读空间为空或未写完数据时，所述数据缓存单元等待所述待读空间被写完数据；当所述读指针组指向的所述待读空间存在已写完数据时，所述数据缓存单元根据所述读指针组对应的读控制信号指示的读取次数输出所述待读空间的数据。6.根据权利要求5所述的数据缓存装置，其中，所述数据缓存单元包括：计数模块，所述数据缓存单元通过所述计数模块的计数来判断所述读取次数是否完成。7.根据权利要求6所述的数据缓存装置，其中，当至少两个所述读指针组指向同一待读空间时，所述计数模块对所述至少两个读指针组各自对应的读控制信号指示的读取次数分别进行计数。8.根据权利要求3所述的数据缓存装置，其中，所述写指针组根据对应的写控制信号指示的行步长和列步长来确定指向的存储块；所述读指针组根据对应的读控制信号指示的行步长和列步长来确定指向的所述读取起始位置。9.根据权利要求3所述的...
【专利技术属性】
技术研发人员：ꢀ七四专利代理机构，
申请(专利权)人：中科寒武纪科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。