一种新型高效垂直腔面EML芯片及其制备方法技术

本发明专利技术公开了一种新型高效垂直腔面EML芯片及其制备方法，涉及半导体光电子技术领域，其中新型高效垂直腔面EML芯片包括VCSEL单元、氧化隔离层和EOM单元，氧化隔离层设置于VCSEL单元和EOM单元之间，用于防止两单元接触处的电位影响各自单元内的工作电流。本发明专利技术突破性地在VCSEL单元和EOM单元之间设置具有电学绝缘效果的氧化隔离层来隔离施加到EOM单元的高频调制信号，使得VCSEL单元和EOM单元相对独立，防止高频调制信号对VCSEL单元中的电流产生影响，从而确保VCSEL单元的稳定输出。同时，该新型高效垂直腔面EML芯片的VCSEL单元结构采用隧穿结来代替传统的氧化限制层实现电学与光学限制，有利于提高VCSEL单元的出光效率，降低生产难度，提升良率。提升良率。提升良率。

【技术实现步骤摘要】
一种新型高效垂直腔面EML芯片及其制备方法


[0001]本专利技术涉及半导体光电子
，特别涉及一种新型高效垂直腔面EML芯片及其制备方法。

技术介绍

[0002]随着数据通信时代快速发展，垂直腔面发射激光芯片（Vertical Cavity Surface Emitting Laser，VCSEL）由于其优异的特性，例如芯片体积微小，输出圆形光斑，工作阈值低，耦合效率高，且方便集成等，被广泛运用于光通信领域，例如光互连，光传感，光存储，应用场景诸如数据中心短距通信，5G基站，HDMI超高清视频传输等等。VCSEL芯片具有良好的经济性，实用性及可靠性，为各行各业中的信息交换带来了极大的便利。
[0003]由于数据量日渐增加，对数据传输的速率和质量提出了更高要求。目前 VCSEL芯片多采用直接调制的工作方式进行信号传输，即采用高速射频电信号直接调制。随着调制速率的提高，直接调制VCSEL芯片在其工作过程中易产生啁啾（Chirp）现象，这一现象会限制激光芯片的传输速率，传输距离增加时，还会伴随产生传输串扰（Crosstalk）、光功率衰减，降低信号的传输质量。若要达到更高的调制速率，如果不改变调制方式，则需要成倍增加电流密度，此时又会带来芯片功耗增大、寿命缩短的问题。
[0004]类似于边发射EML芯片是由发光单元DFB和调制单元单片集成的一种边发射激光芯片，现有垂直腔面EML芯片是由发光单元（VCSEL单元）与调制单元（EOM单元）单片集成的一种垂直发射激光芯片，其通常为“NDBR
‑/>有源区
‑
氧化限制层
‑
PDBR
‑
吸收区
‑
NDBR”的结构，VCSEL单元与EOM单元通过共用PDBR分别实现VCSEL单元的光学谐振以及增强EOM单元的光吸收。然而，由于VCSEL单元与EOM单元之间没有电学隔离，当高频调制信号加到EOM单元上时，VCSEL单元中的电流会受到影响，从而影响VCSEL单元的稳定输出。此外，与NDBR相比，PDBR有着较高的自由载流子吸收与电阻，这增加了光吸收损耗与热损耗，降低了VCSEL单元的光电转换效率。
[0005]基于此，我们提供一种新型高效垂直腔面EML芯片及其制备方法。

技术实现思路

[0006]本专利技术提供一种新型高效垂直腔面EML芯片及其制备方法，其主要目的在于解决现有技术存在的问题。
[0007]本专利技术采用如下技术方案：一种新型高效垂直腔面EML芯片，包括VCSEL单元、氧化隔离层和EOM单元，其中：所述VCSEL单元由下至上包括衬底、缓冲层、第一DBR、谐振腔和第二DBR，并且所述谐振腔由下至上包括第一限制层、第一波导层、量子阱层、第二波导层、第二限制层、第三限制层和掩埋隧穿结；所述EOM单元由下至上包括第三DBR、吸收区和第四DBR；所述氧化隔离层设置于所述VCSEL单元和EOM单元之间，用于防止两单元接触处的
电位影响各自单元内的工作电流。
[0008]本专利技术突破性地在VCSEL单元和EOM单元之间设置具有电学绝缘效果的氧化隔离层来隔离施加到EOM单元的高频调制信号，使得VCSEL单元和EOM单元相对独立，防止高频调制信号对VCSEL单元中的电流产生影响，从而确保VCSEL单元的稳定输出。相较于现有技术中VCSEL单元和EOM单元直接接触的方式，电学隔离可降低高频信号传输过程中的RC延迟，有助于提高传输性能，实现更优的调制效果。
[0009]本专利技术之所以设置掩埋隧穿结的原因在于：在制程工艺上，由于在氧化限制层的氧化制程中，氧化层和半导体界面会产生点状缺陷和位错，而且氧化层和半导体的热膨胀系数不同，这导致氧化过程通常非常难以控制，工艺窗口超窄，氧化过程后氧化层
‑
半导体界面容易开裂或剥离。本专利技术用掩埋隧穿结代替现有技术中VCSEL单元的氧化限制层来实现电学与光学限制，可以避开传统氧化限制型VCSEL在湿法氧化这一关键工艺上常面临的良率损失问题，可降低生产难度，简化生产工艺，并且采用光刻工艺制备的掩埋隧穿结均匀性好，大大提升了良率。
[0010]该新型高效垂直腔面EML芯片还包括第一电极、第二环形电极、第三环形电极和第四环形电极，其中：所述第一电极可选为设置于所述衬底的下表面的第一平面电极或设置于所述第一DBR的上表面的第一环形电极；所述第二环形电极设置于第二DBR的上表面；所述第三环形电极设置于第三DBR的上表面；所述第四环形电极设置于第四DBR的上表面。
[0011]由于VCSEL单元和EOM单元之间设置了具有电隔离效果的氧化隔离层，因此不能共用电极，需要设置四电极结构。在实际应用中，可根据需要将第一电极设置为第一平面电极或第一环形电极，以使其满足不同应用场景，如TOP
‑
TOP接触型，TOP
‑
BOTTOM接触型的应用。
[0012]所述VCSEL单元的激射波长范围为750nm
‑
1200nm，所述衬底的材料为GaAs，并且所述氧化隔离层的厚度为2
‑
5000nm，具体应用时可参照传统VCSEL结构的氧化限制层的厚度来设计。GaAs材料体系具有更高的可靠性，当VCSEL单元的谐振腔与EOM单元的吸收区均采用GaAs材料体系时，两单元的材料物性相似，可大大改善芯片外延沉积的稳定性，降低量产难度。
[0013]基于GaAs的材料体系，所述氧化隔离层的材料为Al2O3，其由材料为Al
x
Ga1‑
x
As的预制层经湿法氧化工艺氧化形成，其中x≥0.97。Al2O3具有良好的电学绝缘效果，是氧化隔离层的理想材料。预制层材料为AlGaAs材料，与GaAs衬底体系晶格相匹配，可实现连续外延生长，降低了外延生产难度，利于大批量生产。同时也确保了VCSEL单元与EOM单元的外延晶体质量，提高了器件的可靠性。
[0014]所述第一DBR、第二DBR、第三DBR和第四DBR是由Al
i
Ga1‑
i
As/Al
j
Ga1‑
j
As材料构成的周期结构，并且i和j均不大于0.92。由于预制层采用含铝量较高的Al
x
Ga1‑
x As材料，一方面为了防止第一至第四DBR被过度氧化；另一方面由于含铝量越多导致的器件电阻越大，应确保组成第一至第四DBR的材料Al
i
Ga1‑
i
As/Al
j
Ga1‑
j
As的含铝量i和j不大于92%。此外，在应用中还应注意避免采用砷化铝材料。
[0015]作为其中一种实施方案，所述第三限制层为P型限制层；所述第一DBR为第一N型掺
杂DBR；所述第二DBR为第二N型掺杂DBR；所述第三DBR为第三N型掺杂DBR；所述第四DBR为P型掺杂DBR。现有技术中“NDBR
‑
有源区
‑...

【技术保护点】

【技术特征摘要】
1.一种新型高效垂直腔面EML芯片，其特征在于：包括VCSEL单元、氧化隔离层和EOM单元，其中：所述VCSEL单元由下至上包括衬底、缓冲层、第一DBR、谐振腔和第二DBR，并且所述谐振腔由下至上包括第一限制层、第一波导层、量子阱层、第二波导层、第二限制层、第三限制层和掩埋隧穿结；所述EOM单元由下至上包括第三DBR、吸收区和第四DBR；所述氧化隔离层设置于所述VCSEL单元和EOM单元之间，用于防止两单元接触处的电位影响各自单元内的工作电流。2.如权利要求1所述的一种新型高效垂直腔面EML芯片，其特征在于：还包括第一电极、第二环形电极、第三环形电极和第四环形电极，其中：所述第一电极为设置于所述衬底的下表面的第一平面电极或设置于所述第一DBR的上表面的第一环形电极；所述第二环形电极设置于第二DBR的上表面；所述第三环形电极设置于第三DBR的上表面；所述第四环形电极设置于第四DBR的上表面。3.如权利要求1所述的一种新型高效垂直腔面EML芯片，其特征在于：所述VCSEL单元的激射波长范围为750nm
‑
1200nm，所述衬底的材料为GaAs，并且所述氧化隔离层的厚度为5
‑
5000nm。4.如权利要求3所述的一种新型高效垂直腔面EML芯片，其特征在于：所述氧化隔离层的材料为Al2O3，其由材料为Al
x
Ga1‑
x
As的预制层经湿法氧化工艺氧化形成，其中x≥0.97。5.如权利要求4所述的一种新型高效垂直腔面EML芯片，其特征在于：所述第一DBR、第二DBR、第三DBR和第四DBR是由Al
i
Ga1‑
i
As/Al
j
Ga1‑
j

【专利技术属性】
技术研发人员：鄢静舟，李伟，薛婷，王坤，洪斌，谢福时，杨奕，
申请(专利权)人：福建慧芯激光科技有限公司，
类型：发明
国别省市：