用受害者缓存补充偏斜缓存的装置、方法和系统制造方法及图纸

本申请公开了用受害者缓存补充偏斜缓存的装置、方法和系统。用于受害者缓存与偏斜缓存联合操作来帮助减轻边通道攻击的风险的技术和机制。在一个实施例中，基于指示出第二线要被存储到偏斜缓存的消息，第一线被从偏斜缓存逐出，并且被移动到受害者缓存。随后，访问第一线的请求导致既搜索受害者缓存，也搜索偏斜缓存的已被映射到与第一线相对应的地址的集合。基于该搜索，第一线被从受害者缓存逐出，并且被重插入在偏斜缓存中。在另一个实施例中，第一线在偏斜缓存中的重插入包括第一线和第三线在偏斜缓存和受害者缓存之间被交换。三线在偏斜缓存和受害者缓存之间被交换。三线在偏斜缓存和受害者缓存之间被交换。

【技术实现步骤摘要】
用受害者缓存补充偏斜缓存的装置、方法和系统


[0001]本公开总体上涉及缓存存储器系统，更具体地但不仅限于涉及使用受害者缓存(victim cache)来提供针对边通道攻击(side
‑
channel attack)的保护。

技术介绍

[0002]在基于处理器的系统中，缓存存储器用于临时存储信息，包括数据或指令，以使系统的处理元件(例如，一个或多个处理器、图形设备等等)能够更快速地访问。现代处理器包括内部缓存存储器，作为经常使用和最近使用的信息的储存库。由于这种缓存存储器在处理器封装内，并且通常与处理器的一个或多个核心在单个半导体管芯上，因此与从包括系统存储器在内的存储器层次体系的较远位置相比，可以实现快速得多的访问。
[0003]为了能够在缓存内维护最相关的信息，使用了某种类型的替代机制。许多系统实现了一种最近使用的算法来维护信息。更具体而言，每条缓存线与关于信息的相对年龄的元数据信息相关联，使得当缓存线要被替代时，可以确定适当的线来逐出。
[0004]多年来，缓存已成为信息泄露的来源，这些信息被暴露于“边通道”攻击，由此恶意代理能够推断出由受害者软件进程处理的敏感数据(例如，加密密钥)。通常，利用由缓存引起的存储器访问定时差异的基于缓存的边通道攻击，用于破解高级加密标准(Advanced Encryption Standard，AES)、Rivest
‑
Shamir
‑
Adleman(RSA)或其他加密保护，以绕过地址空间布局随机化(address
‑
space layout randomization，ASLR)，或者以其他方式访问关键信息。随着边通道攻击的数目和种类持续增加，可以预期的是对改进对缓存存储器系统的保护的需求也会越来越高。

技术实现思路

[0005]根据本公开的第一方面，提供了一种用于提供缓存信息的集成电路，所述集成电路包括：第一电路，所述第一电路用于：接收第一消息，所述第一消息指示出与第一线的数据相对应的第一地址；并且基于所述第一消息来识别偏斜缓存的第一位置；与所述第一电路耦合的第二电路，其中，基于所述第一消息，所述第二电路用于：将第二线从所述第一位置移动到第二缓存的第二位置；并且将所述第一线存储到所述第一位置；其中，所述第一电路还接收第二消息，所述第二消息指示出与所述第二线相对应的第二地址；并且其中，所述第二电路还基于所述第二消息而将所述第二线从所述第二位置移动到所述偏斜缓存。
[0006]根据本公开的第二方面，提供了一种用于提供缓存信息的处理器，所述处理器包括：偏斜缓存；受害者缓存；与所述偏斜缓存和所述受害者缓存耦合的第一电路，所述第一电路基于以下各项中的任一者来将第一线从所述偏斜缓存移动到所述受害者缓存：对缓存第二线的请求；或者对所述偏斜缓存和所述受害者缓存的搜索的错失；以及与所述偏斜缓存和所述受害者缓存耦合的第二电路，所述第二电路基于对访问所述第二线的请求而在所述偏斜缓存和所述受害者缓存之间交换所述第二线与第三线。
[0007]根据本公开的第三方面，提供了一种用于提供缓存信息的系统，所述系统包括：集
cache)联合操作来帮助减轻边通道攻击的风险的技术和机制。
[0023]本文描述的技术可被实现在一个或多个电子设备中。可以利用本文描述的技术的电子设备的非限制性示例包括任何种类的移动设备和/或固定设备，例如相机、蜂窝电话、计算机终端、桌面型计算机、电子阅读器、传真机、一体机(kiosk)、膝上型计算机、上网本计算机、笔记本计算机、互联网设备、支付终端、个人数字助理、媒体播放器和/或记录器、服务器(例如，刀片式服务器、机架安装式服务器、其组合，等等)、机顶盒、智能电话、平板个人计算机、超便携个人计算机、有线电话、其组合，等等。更一般而言，本文描述的技术可用于包括包含缓存存储器的集成电路芯片的各种电子设备的任何一种中。
[0024]在接下来的描述中，论述了许多细节以提供对本公开的实施例的更透彻说明。然而，本领域技术人员将会清楚，可以在没有这些具体细节的情况下实践本公开的实施例。在其他实例中，以框图形式而不是详细示出公知的结构和设备，以避免模糊本公开的实施例。
[0025]注意，在实施例的相应附图中，以线条来表示信号。一些线条可能更粗，以指示出更大数目的构成信号路径，和/或在一端或多端具有箭头，以指示出信息流的方向。这种指示并不旨在是限制性的。更确切地说，这些线条与一个或多个示例性实施例结合使用来帮助更容易理解电路或逻辑单元。由设计需要或偏好决定的任何所表示的信号可实际上包括可在任一方向上行进并且可利用任何适当类型的信号方案来实现的一个或多个信号。
[0026]在整个说明书中，以及在权利要求中，术语“连接”意指直接连接，例如连接的事物之间的电连接、机械连接或磁连接，而没有任何中间设备。术语“耦合”意指直接或间接连接，例如连接的事物之间的直接电连接、机械连接或磁连接，或者通过一个或多个无源或有源中间设备的间接连接。术语“电路”或“模块”可以指被布置为彼此协作以提供期望的功能的一个或多个无源和/或有源组件。术语“信号”可以指至少一个电流信号、电压信号、磁信号、或者数据/时钟信号。“一”、“一个”和“该”的含义包括复数引用。“在
……
中”的含义包括“在
……
中”和“在
……
上”。
[0027]术语“设备”通常可以指的是根据该术语的使用的上下文的装置。例如，设备可以指层或结构的堆叠、单个结构或层、具有有源和/或无源元件的各种结构的连接，等等。一般而言，设备是三维结构，该三维结构具有x
‑
y
‑
z笛卡儿坐标系中沿着x
‑
y方向的平面和沿着z方向的高度。设备的平面也可以是包括该设备的装置的平面。
[0028]术语“缩放”一般是指将某个设计(图解和布局)从一个工艺技术转换到另一个工艺技术并随后减小布局面积。术语“缩放”一般也指在同一技术节点内减小布局和器件的大小。术语“缩放”还可以指相对于另一参数(例如，电力供应水平)调整信号频率(例如，减慢或加速——即分别是缩小或放大)。
[0029]术语“基本上”、“接近”、“大致”、“近似”和“大约”一般指在目标值的+/
‑
10％内。例如，除非在其使用的明确上下文中另有指明，否则术语“基本上等于”、“大约等于”和“大致等于”意指在这样描述的事物之间没有超过偶然的差异。在本领域中，这种差异通常不超过预定目标值的+/
‑
10％。
[0030]要理解，这样使用的术语在适当的情况下是可互换的，使得本文描述的专利技术的实施例例如能够按与本文所示或以其他方式描述的那些不同的其他朝向来操作。
[0031]除非另有指明，否则使用序数形容词“第一”、“第二”和“第三”等等来描述共同对象只是表明相似对象的不同实例被引用，而并不是要暗示这样描述的对象必须在时间上、
空间上、排名上或本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于提供缓存信息的集成电路，所述集成电路包括：第一电路，所述第一电路用于：接收第一消息，所述第一消息指示出与第一线的数据相对应的第一地址；并且基于所述第一消息来识别偏斜缓存的第一位置；与所述第一电路耦合的第二电路，其中，基于所述第一消息，所述第二电路用于：将第二线从所述第一位置移动到第二缓存的第二位置；并且将所述第一线存储到所述第一位置；其中，所述第一电路还接收第二消息，所述第二消息指示出与所述第二线相对应的第二地址；并且其中，所述第二电路还基于所述第二消息而将所述第二线从所述第二位置移动到所述偏斜缓存。2.根据权利要求1所述的集成电路，其中，所述第二电路将所述第二线从所述第二位置移动到所述偏斜缓存包括：所述第二电路在所述偏斜缓存和所述第二缓存之间交换所述第二线和第三线。3.根据权利要求2所述的集成电路，其中，所述第二线和第三线是基于所述第三线的有效状态进行交换的。4.根据权利要求1所述的集成电路，其中，基于所述第一消息，所述第二电路还在所述第二电路将所述第二线从所述第一位置移动到所述第二位置之前将第三线从所述第二位置逐出到存储器。5.根据权利要求4所述的集成电路，其中，所述第二电路基于所述第三线的有效状态来逐出所述第三线。6.根据权利要求1或2所述的集成电路，其中，所述第二电路基于所述第二线的有效状态来将所述第二线移动到所述第二位置。7.根据权利要求1或2所述的集成电路，还包括：第三电路，所述第三电路用于基于所述第一地址和第一多个密钥值，确定与所述偏斜缓存的各自不同集合相对应的第一索引；其中，所述第一电路基于所述第一索引来识别所述第一位置；并且其中，所述第三电路还在所述第二电路将所述第一线存储到所述第一位置之后，确定与所述偏斜缓存的各自不同集合相对应的第二索引，所述第二索引是基于所述第一地址和第二多个密钥值的。8.一种用于提供缓存信息的处理器，所述处理器包括：偏斜缓存；受害者缓存；与所述偏斜缓存和所述受害者缓存耦合的第一电路，所述第一电路基于以下各项中的任一者来将第一线从所述偏斜缓存移动到所述受害者缓存：对缓存第二线的请求；或者对所述偏斜缓存和所述受害者缓存的搜索的错失；以及与所述偏斜缓存和所述受害者缓存耦合的第二电路，所述第二电路基于对访问所述第二线的请求而在所述偏斜缓存和所述受害者缓存之间交换所述第二线与第三线。
9.根据权利要求8所述的处理器，其中，所述第二线和第三线是基于所述第三线的有效状态进行交换的。10.根据权利要求8或9所述的处理器，其中，基于以下各项中的任一者：对缓存所述第二线的请求；或者对所述偏斜缓存和所述受害者缓存的搜索的错失；并且其中，所述第二电路还在所述第一电路将所述第一线从所述偏斜缓存移动到所述受害者缓存之前将第四线从所述受害者缓存逐出到存储器。11.根据权利要求10所述的处理器，其中，所述第二电路基于所述第四线的有效状态来逐出所述第四线。12.根据权利要求8或9所述的处理器，其中，所述第二电路基于所述第一线的有效状态来将所述第一线移动到所述受害者缓存。13.根据权利要求8或9所述的处理器，还包括：第三电路，所述第三电路用于确定与所述偏斜缓存的各自不同集合相对应的第一索引；其中，所述第一电路基于所述第一索引来识别第一位置；并且其中，...

【专利技术属性】
技术研发人员：托马斯，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：