现场可编程门阵列电路、配置参数确定方法及电子设备技术

本申请公开了一种现场可编程门阵列电路、配置参数确定方法及电子设备，该电路包括多个级联的逻辑块、时钟电路和占空比调节电路。占空比调节电路，用于对时钟电路输出的第一时钟信号进行占空比调节，得到第二时钟信号，第二时钟信号的上升沿相比于第一时钟信号的上升沿具有偏移；采用第一时钟信号和第二时钟信号中的一个对每个逻辑块进行时序控制，使多个逻辑块中的至少一个未满足条件的逻辑块在采用第二时钟信号进行时序控制时延时满足延时约束条件，未满足条件的逻辑块为采用第一时钟信号进行时序控制时延时不满足约束条件的逻辑块，任意两个逻辑块对应的时钟信号相同或不同。同。同。

【技术实现步骤摘要】
现场可编程门阵列电路、配置参数确定方法及电子设备


[0001]本申请涉及电路
，特别涉及一种现场可编程门阵列电路、配置参数确定方法及电子设备。

技术介绍

[0002]现场可编程门阵列(field programmable gate array，FPGA)是一种通用性较强的芯片，因此在种类繁多的芯片市场，具有不可取代的地位。
[0003]FPGA内部通常包括多个级联的逻辑块(logic block)和给逻辑块提供时钟信号的时钟电路，时钟电路需要同时给这多个逻辑块提供时钟信号。逻辑块内通常包括多个寄存器，在时钟信号的一个时钟周期的上升沿，将数据从寄存器的输入端传递到输出端，并保持不变直到下一个时钟周期的上升沿。由于寄存器等互补金属氧化物半导体(complementary metal oxide semiconductor，CMOS)器件固有的延时属性，在时钟信号的上升沿之前和之后一段时间，数据如果发生变化，会造成寄存器数据采样错误。其中，上升沿之前的这段时间称为建立时间，上升沿之后的这段时间称为保持时间。也就是说，数据到达寄存器输入端本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种现场可编程门阵列电路，其特征在于，所述现场可编程门阵列电路包括：多个级联的逻辑块；时钟电路，用于输出第一时钟信号；占空比调节电路，分别与所述时钟电路以及所述多个级联的逻辑块连接，用于对所述第一时钟信号进行占空比调节，得到第二时钟信号，所述第二时钟信号的上升沿相比于所述第一时钟信号的上升沿具有偏移；采用所述第一时钟信号和所述第二时钟信号中的一个对每个所述逻辑块进行时序控制，使多个所述逻辑块中的至少一个未满足条件的逻辑块在采用所述第二时钟信号进行时序控制时延时满足延时约束条件，所述未满足条件的逻辑块为采用所述第一时钟信号进行时序控制时延时不满足约束条件的逻辑块，任意两个所述逻辑块对应的时钟信号相同或不同。2.根据权利要求1所述的现场可编程门阵列电路，其特征在于，所述占空比调节电路，用于对所述第一时钟信号进行翻转，对翻转后的所述第一时钟信号进行占空比调节，得到所述第二时钟信号。3.根据权利要求1或2所述的现场可编程门阵列电路，其特征在于，所述多个级联的逻辑块，包括：第一逻辑块，所述第一逻辑块的时钟端用于接收所述第一时钟信号；第二逻辑块，与所述第一逻辑块的输出端连接，所述第二逻辑块的时钟端用于接收所述第二时钟信号。4.根据权利要求3所述的现场可编程门阵列电路，其特征在于，所述延时约束条件如下：Tck1+Tc1_min＞Tshift+Th；Tck1+Tc1_max＜Tshift+Tcycle
‑
Tsu；所述Tshift为第二时钟信号的上升沿相对于所述第一时钟信号的上升沿的偏移，所述Tck1为所述第一时钟信号的上升沿到所述第一逻辑块输出端出现数据的时间，所述Tc1_min为数据从所述第一逻辑块传输到所述第二逻辑块的最短时间，所述Tc1_max为数据从所述第一逻辑块传输到所述第二逻辑块的最长时间，所述Th为所述第一逻辑块和所述第二逻辑块的保持时间，所述Tsu为所述第一逻辑块和所述第二逻辑块的建立时间，所述Tcycle为所述第一时钟信号和所述第二时钟信号的周期时间。5.根据权利要求1或2所述的现场可编程门阵列电路，其特征在于，所述多个级联的逻辑块，包括：第二逻辑块，所述第二逻辑块的时钟端用于接收所述第二时钟信号；第三逻辑块，与所述第二逻辑块的输出端连接，所述第三逻辑块的时钟端用于接收所述第一时钟信号。6.根据权利要求5所述的现场可编程门阵列电路，其特征在于，所述延时约束条件如下：Tck2+Tc2_min＞Th
‑
Tshift；Tck2+Tc2_max＜Tcycle
‑
Tshift
‑
Tsu；所述Tshift为第二时钟信号的上升沿相对于所述第一时钟信号的上升沿的偏移，所述Tck2为所述第二时钟信号的上升沿到所述第二逻辑块输出端出现数据的时间，所述Tc2_
min为数据从所述第二逻辑块传输到所述第三逻辑块的最短时间，所述Tc2_max为数据从所述第二逻辑块传输到所述第三逻辑块的最长时间，所述Th为所述第二逻辑块和所述第三逻辑块的保持时间，所述Tsu为所述第二逻辑块和所述第三逻辑块的建立时间，所述Tcycle为所述第一时钟信号和所述第二时钟信号的周期时间。7.根据权利要求1至6任一项所述的现场可编程门阵列电路，其特征在于，所述逻辑块，包括：多个级联的寄存器；多级串联的多路选择器，所述多级串联的多路选择器中的第一级多路选择器的输入端分别用于接收所述第一时钟信号和所述第二时钟信号，所述多级串联的多路选择器中的最后一级多路选择器的输出端分别与所述多个级联的寄存器连接；多个延时模块，任意相邻的两个所述多路选择器之间均连接一个所述延时模块，所述多路选择器的一个输入端通过所述延时模块与上一级所述多路选择器的输出端连接，所述多路选择器的另一个输入端直接与上一级所述多路选择器的输出端连接。8.一种现场可编程门阵列电路配置参数确定方法，其特征在于，所述方法包括：获取多个级联的逻辑块的延时约束条件和所述多个级联的逻辑块的时延信息；基于所述多个级联的逻辑块的延时约束条件和所述多个级联的逻辑块的时延信息，确定偏移；基于所述偏移，确定占空比调节电路的配置参...

【专利技术属性】
技术研发人员：张扬，胡值彬，李磊，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：