【技术实现步骤摘要】
一种电流补偿电路和方法
[0001]本专利技术涉及电子线路
,特别涉及一种漏电补偿电路和方法。
技术介绍
[0002]为了使GPIO的推挽输出为了达到一定的驱动能力,其驱动管尺寸往往较大,高温时存在漏电现象。受MOSFET的工艺影响,PMOS栅压开启偏低时,会出现VDD到GPIO的漏电流;NMOS栅压开启偏低时,会出现GPIO到地的漏电流。当两路漏电流不相等时,体现为GPIO管脚的净漏电流。高温时,净漏电流往往会达到几百nA甚至达到μA级别。为了节省管脚,当用GPIO驱动晶振时,晶振管脚往往会和GPIO管脚复用,复用管脚功能选择晶振功能。由于晶振驱动电路中的反相器输入阻抗很大,并且晶振尤其是低速晶振的反馈电阻阻值较大,漏电流将给反馈电阻两端带来伏特级的电压波动。这将使得整个振荡环路处于一个不稳定的状态。因此,亟需一种电流补偿电路,抵消因高温产生的净漏电流。
技术实现思路
[0003]为了解决现有技术的问题,本专利技术实施例提供了一种电流补偿电路和方法,以克服现有技术中缺少对晶振管脚与GPIO管脚复用时, ...
【技术保护点】
【技术特征摘要】
1.一种电流补偿电路,用于补偿与晶振管脚进行复用的GPIO管脚因GPIO的大尺寸驱动管在高温情况下产生的GPIO复用管脚漏电流,其特征在于,所述电路至少包括:电流镜模块,电流检测模块;所述电流镜模块包括:第一电流镜,第二电流镜;其中,所述第一电流镜包括:第一晶体管,第二晶体管,第一开关和第二开关;所述第一晶体管的第一电极接高电平,所述第一晶体管的第二电极与第三电极串联后与第一开关的一端串联;所述第二晶体管的第一电极接高电平,所述第二晶体管的第二电极与第二开关的一端串联,所述第二晶体管的第三电极与所述第一晶体管的第三电极串联;所述第二电流镜包括:第三晶体管,第四晶体管,第三开关和第四开关;所述第三晶体管的第一电极接地,所述第三晶体管的第二电极与第三电极串联后与第三开关的一端串联;所述第四晶体管的第一电极接地,所述第四晶体管的第二电极与第四开关的一端串联,所述第三晶体管的第三电极与所述第四晶体管的第三电极串联;所述第一开关的另一端与所述第三开关的另一端串联后作为所述电流镜模块的输入端,所述第二开关的另一端与所述第四开关的另一端串联后作为所述电流镜模块的输出端;所述电流检测模块用于检测GPIO复用管脚漏电流获得参考电流,并将所述参考电流输出至所述电流镜模块的输入端;所述电流镜模块的输出端输出补偿电流,所述补偿电流大小与所述GPIO复用管脚漏电流相等。2.根据权利要求1所述的一种电流补偿电路,其特征在于,所述第一晶体管,第二晶体管,第三晶体管和第四晶体管为相同类型的晶体管;所述第一晶体管、第二晶体管的第一电极和第二电极与所述第三晶体管、第四晶体管的第三电极为第一杂质掺杂半导体;所述第三晶体管、第四晶体管的第一电极和第二电极与所述第一晶体管、第二晶体管的第三电极为第二杂质掺杂半导体。3.根据权利要求1所述的一种电流补偿电路,其特征在于,所述第二晶体管与所述第一晶体管具有第一几何比例,所述第一几何比例等于所述漏电流流入GPIO复用管脚时,所述漏电流与所述参考电流大小的比值;所述第四晶体管与所述第三晶体管具有第二几何比例,所述第二几何比例等于所述漏电流流出GPIO复用管脚时,所述漏电流与所述参考电流大小的比值。4.根据权利要求1所述的一种电流补偿电路,...
【专利技术属性】
技术研发人员:陈长华,陈松,周建,徐佰新,高景,戴鹏飞,
申请(专利权)人:苏州云途半导体有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。