逐次逼近模数转换器、校准方法及工作方法技术

本发明专利技术公开了一种逐次逼近模数转换器，包括：电容阵列，包括权重电容阵列和冗余电容阵列，电容阵列用于根据输入电压生成比较电压；比较器，比较器的负输入端与电容阵列的输出端相连，比较器用于将电容阵列的输出电压与参考电压进行比较；逐次逼近逻辑电路，逐次逼近逻辑电路的输入端与比较器的输出端相连，逐次逼近逻辑电路用于对比较器的输出结果进行采样和输出；数字处理电路，数字处理电路的输入端与逐次逼近逻辑电路的输出端相连，数字处理电路用于根据逐次逼近逻辑电路的输出结果生成权重电容阵列中各电容的真实权重。本发明专利技术还公开了一种逐次逼近模数转换器的校准方法和工作方法。作方法。作方法。

【技术实现步骤摘要】
逐次逼近模数转换器、校准方法及工作方法


[0001]本专利技术涉及半导体集成电路领域，具体的说，涉及一种高位电容失配自校准的逐次逼近模数转换器。

技术介绍

[0002]逐次逼近模数转换器因其具有面积小、功耗低的性能特点，广泛应用于航空航天、无线传感以及生物医疗等领域的电力电子设备中。由于工艺、温度、电压等影响，逐次逼近模数转换器中电容阵列各位电容权重之间出现失配，使得逐次逼近模数转换器难以满足高精度需求。因此，对于逐次逼近模数转换器中电容阵列的失配校准成为该领域的一个研究重点。
[0003]早期的逐次逼近模数转换器的失配校准采用的是模拟前台校准。如1984年Hae
‑
Seung Lee在JSSC发表论文《A Self
‑
Calibrating 15 Bit CMOS A/D Converter》提出一种模拟前台校准方法。模拟前台校准方法，需要额外的校准DAC，增加了电路的面积和功耗成本，并且提高了电路设计复杂度，之后，出现了全数字后台校准方法，如2011年John A.McNeill在TCAS
...

【技术保护点】

【技术特征摘要】
1.一种逐次逼近模数转换器，包括：电容阵列，包括权重电容阵列和冗余电容阵列，所述电容阵列用于根据输入电压生成比较电压；比较器，所述比较器的负输入端与所述电容阵列的输出端相连，所述比较器用于将所述电容阵列的输出电压与参考电压进行比较；逐次逼近逻辑电路，所述逐次逼近逻辑电路的输入端与所述比较器的输出端相连，所述逐次逼近逻辑电路用于对所述比较器的输出结果进行采样和输出；数字处理电路，所述数字处理电路的输入端与所述逐次逼近逻辑电路的输出端相连，所述数字处理电路用于根据所述逐次逼近逻辑电路的输出结果生成所述权重电容阵列中各电容的真实权重；其中，所述权重电容阵列包括第一权重电容、第二权重电容、第三权重电容阵列、第一开关、第二开关、第三开关、第四开关，所述第一权重电容的上极板连接所述第一开关的第二端与所述第二开关的第一端，所述第二权重电容的上极板连接所述第二开关的第二端与所述第三开关的第一端，所述第三电容阵列与所述冗余电容阵列的上极板共节点，连接所述第三开关的第二端、所述第四开关的第二端和所述比较器的负输入端，所述电容阵列中的每个电容的下极板通过三态开关连接地、第一参考电源、第二参考电源，所述第一开关的第一端连接输入电源，所述第四开关的第一端连接所述第二参考电源。2.根据权利要求1所述的逐次逼近模数转换器，其中，所述比较器的正输入端与所述第二参考电源相连；其中，所述逐次逼近模数转换器还包括：只读存储器，所述只读存储器的输入端与所述数字处理电路的输出端相连，所述只读存储器用于存储所述数字处理电路输出的所述真实权重。3.根据权利要求1所述的逐次逼近模数转换器，其中，所述三态开关由所述逐次逼近逻辑电路根据所述比较器的输出结果进行控制。4.根据权利要求1所述的逐次逼近模数转换器，其中，所述逐次逼近模数转换器具有两种工作状态，包括：校准模式和工作模式。5.根据权利要求4所述的逐次逼近模数转换器，其中，在校准模式中，所述数字处理电路将所述真实权重写入到所述只读存储器中，在工作模式中，所述数字处理电路根据所述只读存储器内存储的所述真实权重和所述逐次逼近逻辑电路的输出结果输出转换结果。6.根据权利要求1所述的逐次逼近模数转换器，其中，所述权重电容阵列包括C9～C1，所述冗余电容阵列包括C
c1
～C
c3
，其中，所述第一权重电容为C9，所述第二权重电容为C8，所述第三权重电容阵列包括C7～C1。7.根据权利要求6所述的逐次逼近模数转换器，其中，所述权重电容阵列由单位电容按照二进制增序排列，所述电容阵列中各电容的取值公式如下所示：C1＝C
u
ꢀꢀ
(一)；C2＝2C
u
ꢀꢀ
(二)；C3＝4C
u
ꢀꢀ
(三)；C4＝8C
u
ꢀꢀ
(四)；C5＝16C
u
ꢀꢀ
(五)；
C6＝32C
u
ꢀꢀ
(六)；C7＝64C
u
ꢀꢀ
(七)；C8＝128C
u
ꢀꢀ
(八)；C9＝256C
u
ꢀꢀ
(九)；C
c1
＝0.25C
u
ꢀꢀ
(十)；C
c2
＝0.25C
u
ꢀꢀ
(十一)；C
c3
＝0.5C
u
ꢀꢀ
(十二)；其中，C
u
为单位电容。8.根据权利要求1所述的逐次逼近模数转换器，其中，所述第一参考电源的第一参考电压V
refp
和所述第二参考电源的第二参考电压V
cm
的取值公式如下所示：V
refp
＝VDD
ꢀꢀ
(十三)；其中，VDD为电源电压。9.一种应用权利要求1
‑
8中任一项所述的逐次逼近模数转换器的校准方法，包括：断开所述第一开关、所述第二开关、所述第三开关，闭合所述第四开关，使所述第三权重电容阵列与所述冗余电容阵列的上极板的电压为所述第二参考电压V
cm
，C7下极板切换至接地，C6～C1和C
c3
～C
c1
切换至所述第一参考电压V
refp
；断开所述第四开关，使C7～C1和C
c3
～C
c1
下极板切换至所述第二参考电压V
cm
，所述电容阵列输出电压Vout
7cal
‑1，Vout
7cal
‑1＝V
x
‑1；所述比较器比较Vout
7cal
‑1与V
cm
，若Vout
7cal
‑1＞V
cm
，则输出二进制码字D
7cal
‑9＝0，若Vout
7cal
‑1＜V
cm
，则输出二进制码字D
7ca1
‑9＝1；根据D
7ca1
‑9的值，由所述逐次逼近逻辑电路控制C6下极板开关，若D
7cal
‑9＝0，则C6下极板接地，若D
7cal
‑9＝1，则C6下极板切换至所述第一参考电压V
refp
，此时所述电容阵列输出电压Vout
7cal
‑2；所述比较器比较Vout
7cal
‑2与V
cm
，若Vout
7cal
‑2＞V
cm
，则输出二进制码字D
7cal
‑8＝0，若Vout
7cal
‑2＜V
cm
，则输出二进制码字D
7cal
‑8＝1；根据D
7cal
‑8的值，由所述逐次逼近逻辑电路控制C5下极板开关，若D
7cal
‑8＝0，则C5下极板接地，若D
7cal
‑8＝1，则C5下极板切换至所述第一参考电压V
refp
，此时所述电容阵列输出电压Vout
7cal
‑3；直至C
c2
开关切换，所述电容阵列输出电压Vout
7cal
‑9，比较Vout
7cal
‑9与V

【专利技术属性】
技术研发人员：许磊，孙东博，任旭东，王昱东，
申请(专利权)人：中国科学技术大学，
类型：发明
国别省市：