本发明专利技术涉及用于在数字和模拟之间转换信号的电路。根据本发明专利技术的方面，该电路包括：处理器，被配置为提供或使用同步时钟信号；转换器，被配置为使用转换器时钟信号在数字和模拟之间转换数据；相位比较器，其中相位比较器被配置为确定同步时钟信号和转换器时钟信号之间的相位关系；数字信号处理器，耦接到相位比较器以接收关于相位关系的信息，其中数字信号处理器被配置为根据相位关系对在处理器和转换器之间交换的信号数据施加延迟，其中同步时钟信号与转换器时钟信号之间存在预定的频率关系。系。系。
【技术实现步骤摘要】
【国外来华专利技术】用于在数字和模拟之间转换信号的电路
[0001]本专利技术涉及一种用于在数字和模拟之间转换信号的电路、一种用于测试被测器件的测试装置以及一种用于在数字和模拟之间转换信号的方法。
技术介绍
[0002]随着现有器件的运转率增加，以生产规模的数量评估此类器件的性能的挑战变得越来越困难。测试高速器件的传统模式似乎存在一个困难，这种模式在较高频率下往往反映被测器件(DUT)和测试硬件的综合性能，而不是DUT单独的性能。
[0003]在GHz(千兆赫)频率范围内测试高速和高性能器件时，关于传统自动测试设备(ATE)性能的限制因素越来越多地由作为测试硬件的一部分的模数转换器(ADC)和数模转换器(DAC)的激励和转换(采样)时钟信号中的抖动确定。抖动是周期性信号的时间变化，通常与参考时钟源有关。可以在诸如连续脉冲的频率或周期性信号的相位之类的特性中观察到抖动。然而，关于ATE的性能，常见的假设是限制效应仅由转换时钟中的抖动引起。因此，通常消耗高成本和高开发努力来提供超低抖动时钟，例如，通过开发结合复杂锁相环(PLL)架构的低抖动时钟发生器。
[0004]最近，生产了在固定采样率下连续运行的ADC和DAC。也就是说，当ADC和DAC在连续模式下使用时，转换器采样率通过PLL锁定到数据速率。用于转换信号的所有频率通常都是已知的，因此，可以使用数字信号处理器(DPS)从任意用户数据速率转换为转换器速率。在突发模式下也可以这样做，例如图8所示。但是，需要在每次测量之前设置PLL以对齐时钟时序，如图9所示。也就是说，需要在子转换器速率分辨率中实现精确的突发时序。
[0005]用于转换信号的常规电路(例如作为图的图7所示的电路)每个通道需要一个PLL。PLL的最简单配置包括相位比较器、环路滤波器和压控振荡器；然而，一般来说，PLL需要特殊且昂贵的外部组件。此外，低抖动PLL无法集成在CMOS工艺上，因此PLL消耗大量板空间。每次突发之前PLL稳定所需的时间也是ATE上的问题，其中测试通常包括大量相对较短的突发。
[0006]因此，本专利技术的目的是提供一种用于以突发模式转换信号的电路的改进概念。
[0007]该目的通过根据权利要求1的用于在数字和模拟之间转换信号的电路、根据权利要求15的用于测试被测器件的测试装置和根据权利要求18的用于在数字和模拟之间转换信号的方法来解决。
[0008]本专利技术的一些实施例还提供了一种用于执行本专利技术方法的步骤的计算机程序。
技术实现思路
[0009]根据本申请的第一方面，一种用于在数字和模拟之间、例如在数字表示和模拟表示之间(即，从数字表示到模拟表示或从模拟表示到数字表示)转换信号的电路，所述电路包括：处理器，被配置为提供或使用同步时钟信号，例如，该同步时钟信号是用于指示用于基于与时间网格或时间轴上的采样时间(例如在时间上等间隔)相关联的输入数据值输出
数据的时序的时钟信号；转换器，被配置为使用转换器时钟信号在数字和模拟之间转换数据，例如，该转换器时钟信号是用于指示用于接收从处理器提供的数据的时序和/或定义执行数字和模拟之间的转换的时间的时钟信号；相位比较器，例如耦接到处理器以接收同步时钟信号，并且耦接到转换器以接收转换器时钟信号，其中所述相位比较器被配置为确定同步时钟信号和转换器时钟信号之间的相位关系，即，所述相位比较器被配置为执行同步时钟信号和转换器时钟信号之间的上升沿或下降沿的时序比较，从而执行信号之间的相位比较；和数字信号处理器，耦接到所述相位比较器以接收关于所述相位关系的信息，例如同步时钟信号和比较器时钟信号之间的相位差，其中所述数字信号处理器被配置为根据所述相位关系对在处理器和转换器之间交换的信号数据(例如，与不同采样时间相关联的时间离散输出值，例如不在原始时间网格或时间轴上)施加延迟，例如以便至少部分地补偿同步时钟信号和转换器时钟信号之间的相位差，其中所述同步时钟信号与所述转换器时钟信号之间存在预定的频率关系，例如锁定在预定值。
[0010]根据本申请的实施例，所述电路被配置为基于关于所述同步时钟信号和所述转换器时钟信号之间的相位关系的信息，判断与所述同步时钟信号在时间上同步的触发数字与模拟之间的数据转换的使能信号是在所述转换器时钟信号的上升沿还是下降沿被采样的，以获得与所述转换器时钟信号在时间上同步的使能信号。
[0011]根据本申请的实施例，所述电路被配置为根据关于所述同步时钟信号和所述转换器时钟信号之间的相位关系的信息，在以下项之间进行选择：第一模式，其中与所述同步时钟信号在时间上同步的触发数字与模拟之间的数据转换的使能信号在所述转换器时钟信号的第一边沿类型的边沿(例如下降沿)被采样，以获得中间信号，并且其中所述中间信号在所述转换器时钟信号的第二边沿类型的边沿(例如上升沿)被采样，以获得与所述转换器时钟信号在时间上同步的使能信号，以及第二模式，其中与所述同步时钟信号在时间上同步的触发数字与模拟之间的数据转换的使能信号在所述转换器时钟信号的第二边沿类型的边沿被采样，以获得与所述转换器时钟信号在时间上同步的使能信号。
[0012]根据本申请的实施例，所述电路包括：第一触发器电路，耦接到所述处理器以接收使能信号，例如，该使能信号是与转换器时钟信号在不同时钟域上的测试信号并且由处理器提供，用于对齐信号数据的输出时序，其中所述第一触发器电路被配置为当所述相位关系指示所述同步时钟信号和所述转换器时钟信号之间的相位差的值在第一预定范围内(例如小于预定值)时，在第一采样相位对所述使能信号进行采样，若相位差有导致亚稳态的潜在风险，则将采样使能信号的相位反转，以使采样时间远离同步时钟信号的时钟沿，以获得采样信号；信号选择器，耦接到所述处理器以接收所述使能信号并耦接到所述第一触发器电路以接收所述采样信号，其中所述信号选择器被配置为例如根据相位关系选择所接收的信号中的一个以获得选择信号；第二触发器电路，耦接到所述信号选择器以接收所述选择信号，其中所述第二触发器电路被配置为当所述相位关系在第二预定范围内时在第二采样相位对所述使能信号进行采样，第二预定范围例如不同于第一预定范围并且通常与第一预定范围不重叠，并且例如可以指示同步时钟信号和转换器时钟信号之间的相位差的值大于预定值；在这种情况下，采样信号的边沿与转换器时钟信号同步，即信号的输出时序对齐，因此无需对齐时钟信号的上升时序；和先进先出电路，耦接到所述数字信号处理器以接收所述信号数据，并经由延迟电路(例如，基于使能信号与转换器时钟信号之间的相位差计算
延迟时间)耦接到所述第二触发器电路以接收所述第二触发器电路的输出信号的延迟版本，例如指示转换器的信号数据输出时序，其中所述先进先出电路将与采样的使能信号相关联的信号数据提供给所述转换器。
[0013]根据本申请的实施例，所述选择器包括多路复用器，其中所述多路复用器基于关于所述相位关系的信息来选择输入信号之一。此外，所述相位比较器包括相位数字转换器，其中所述相位数字转换器被配置为测量所述同步时钟信号和所述转换器时钟之间的相位差以用于确定所述相位关系本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种用于在数字和模拟之间转换信号的电路，所述电路包括：处理器，被配置为提供或使用同步时钟信号；转换器，被配置为使用转换器时钟信号在数字和模拟之间转换数据；相位比较器，其中所述相位比较器被配置为确定所述同步时钟信号和所述转换器时钟信号之间的相位关系；和数字信号处理器，耦接到所述相位比较器以接收关于所述相位关系的信息，其中所述数字信号处理器被配置为根据所述相位关系对在所述处理器和所述转换器之间交换的信号数据施加延迟，其中所述同步时钟信号与所述转换器时钟信号之间存在预定的频率关系。2.根据权利要求1所述的电路，其中所述电路被配置为基于关于所述同步时钟信号和所述转换器时钟信号的之间的相位关系的信息，判断与所述同步时钟信号在时间上同步的触发数字与模拟之间的数据转换的使能信号是在所述转换器时钟信号的上升沿还是下降沿被采样的，以获得与所述转换器时钟信号在时间上同步的使能信号。3.根据权利要求2所述的电路，其中所述电路被配置为根据关于所述同步时钟信号和所述转换器时钟信号之间的相位关系的信息，在以下项之间进行选择：第一模式，其中与所述同步时钟信号在时间上同步的触发数字与模拟之间的数据转换的使能信号在所述转换器时钟信号的第一边沿类型的边沿被采样，以获得中间信号，并且其中所述中间信号在所述转换器时钟信号的第二边沿类型的边沿被采样，以获得与所述转换器时钟信号在时间上同步的使能信号，以及第二模式，其中与所述同步时钟信号在时间上同步的触发数字与模拟之间的数据转换的使能信号在所述转换器时钟信号的第二边沿类型的边沿被采样，以获得与所述转换器时钟信号在时间上同步的使能信号。4.根据权利要求1至3中的一项所述的电路，其中，所述电路包括：第一触发器电路，耦接到所述处理器以接收使能信号，其中所述第一触发器电路被配置为当所述相位关系指示所述同步时钟信号和所述转换器时钟信号之间的相位差的值在第一预定范围内时，在第一采样相位对所述使能信号进行采样，以获得采样信号；信号选择器，耦接到所述处理器以接收所述使能信号并耦接到所述第一触发器电路以接收所述采样信号，其中所述信号选择器被配置为选择所接收的信号中的一个以获得选择信号；第二触发器电路，耦接到所述信号选择器以接收所述选择信号，其中所述第二触发器电路被配置为当所述相位关系在第二预定范围内时在第二采样相位对所述使能信号进行采样；和先进先出电路，耦接到所述数字信号处理器以接收所述信号数据，并经由延迟电路耦接到所述第二触发器电路以接收所述第二触发器电路的输出信号的延迟版本，其中所述先进先出电路将与采样的使能信号相关联的信号数据提供给所述转换器。5.根据权利要求4所述的电路，其中所述选择器包括多路复用器，其中所述多路复用器基于关于所述相位关系的信息来选择输入信号之一。6.根据权利要求1至5中的任一项所述的电路，其中，所述相位比较器包括相位数字转换器，其中所述相位数字转换器被配置为测量所述同步时钟信号和所述转换器时钟之间的
相位差以用于确定所述相位关系。7.根据权利要求1至6中的一项所述的电路，其中所述数字信号处理器被配置为抵消和/或至少部分地补偿所述同步时钟信号和...
【专利技术属性】
技术研发人员：安德烈亚斯，
申请(专利权)人：爱德万测试公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。