MIM电容制造技术

本实用新型专利技术提供一种MIM电容，通过在电容上下极板与具有高介电常数的电容介质层之间设置至少一层介质缓冲层，作为高介电常数介质层与上下极板之间的缓冲过渡层，能提供良好的接触界面，降低高介电常数介质层材料带来的高应力以及高应力导致的层间分层缺陷，提高电容击穿电压，从而提高整个电容结构的可靠性，同时维持较高的电容密度，满足高性能芯片的需求。求。求。

【技术实现步骤摘要】
MIM电容


[0001]本技术涉及一种MIM电容。

技术介绍

[0002]现有的电容器大致可以分为前道电容和后道电容，前道电容例如MOS电容、PN结电容，后道电容例如MIM（金属层
‑
绝缘层
‑
金属层）电容、MOM（金属层
‑
氧化层
‑
金属层）电容。其中，MIM电容可以提供较好的频率以及温度相关特性，并且可形成于层间金属以及铜互连制程，降低与CMOS前端工艺整合的困难度及复杂度，因而被广泛用于各种集成电路例如模拟
‑
逻辑、模拟
‑
数字、混合信号以及射频电路中。
[0003]MIM电容结构通常如图1所示，包括电容下极板（金属层）101，电容介质层（绝缘层）102以及电容上极板（金属层）103，形成两层金属电极之间夹着绝缘介质层的三明治结构110。
[0004]随着半导体技术集成度和芯片性能要求的提高，对大容量电容的需求也在增加，然而芯片面积随技术发展会不断缩小，每颗芯片表面能提供给电容的相对面积会减少，这就需要提高电容密度来满足高性能芯片的需求。
[0005]目前用于提高MIM电容密度的方法主要有：采用双层或多层MIM电容110并联的复合结构，以及采用具有高介电常数K的电容介质层102。前者需要增加多层金属连接层，工艺复杂，成本高。后者因无需额外增加光罩层，工艺流程相对简单，而被高性能芯片和先进工艺广泛使用。但是由于高K介质层的制备设备、制备工艺以及工艺控制要求较高，并且由于高K介质层材料通常硬度较大，与电容上下极板的结合界面存在高应力差，由此带来层间分层缺陷、低击穿电压的问题。
[0006]此外，在高像素、高性能CMOS 图像传感器应用中，需要为每一个像素单元配置一个高密度电容，所有电容面积约占整颗芯片面积的一半以上，因此更容易导致层间分层缺陷和电容的可靠性问题。

技术实现思路

[0007]本技术的目的在于提供一种MIM电容，降低电容结构内部应力，减少层间分层缺陷，提高电容击穿电压，从而提高整个电容结构的可靠性，同时维持较高的电容密度，满足高性能芯片的需求。
[0008]基于以上考虑，本技术提供一种MIM电容，依次包括电容下极板、具有高介电常数的电容介质层、电容上极板；还包括位于所述电容下极板与电容介质层之间和/或所述电容介质层与电容上极板之间的至少一层介质缓冲层。
[0009]优选的，所述介质缓冲层包括钛、钽中的任意一种或其组合。
[0010]优选的，所述介质缓冲层的厚度为5nm
‑
15nm。
[0011]优选的，所述电容介质层的介电常数大于7。
[0012]优选的，所述电容介质层包括氧化硅、氮化硅、氧化铪、氧化铝、氧化钽中的任意一
种或其组合。
[0013]优选的，所述电容下极板、电容上极板包括氮化钽、氮硅钽、氮化钛、氮硅钛、氮化钨、铝、铜中的任意一种或其组合。
[0014]优选的，所述MIM电容应用于CMOS图像传感器芯片中。
[0015]本技术的MIM电容，通过在电容上下极板与具有高介电常数的电容介质层之间设置至少一层介质缓冲层，作为高介电常数介质层与上下极板之间的缓冲过渡层，能提供良好的接触界面，降低高介电常数介质层材料带来的高应力以及高应力导致的层间分层缺陷，提高电容击穿电压，从而提高整个电容结构的可靠性，同时维持较高的电容密度，满足高性能芯片的需求。
附图说明
[0016]通过参照附图阅读以下所作的对非限制性实施例的详细描述，本技术的其它特征、目的和优点将会变得更明显。
[0017]图1为现有技术的MIM电容的结构示意图；
[0018]图2为本技术的MIM电容的形成方法流程图；
[0019]图3
‑
图7为本技术的MIM电容的形成过程示意图。
[0020]在图中，贯穿不同的示图，相同或类似的附图标记表示相同或相似的装置（模块）或步骤。
具体实施方式
[0021]为解决上述现有技术中的问题，本技术提供一种MIM电容，通过在电容上下极板与具有高介电常数的电容介质层之间设置至少一层介质缓冲层，作为高介电常数介质层与上下极板之间的缓冲过渡层，能提供良好的接触界面，降低高介电常数介质层材料带来的高应力以及高应力导致的层间分层缺陷，提高电容击穿电压，从而提高整个电容结构的可靠性，同时维持较高的电容密度，满足高性能芯片的需求。
[0022]在以下优选的实施例的具体描述中，将参考构成本技术一部分的所附的附图。所附的附图通过示例的方式示出了能够实现本技术的特定的实施例。示例的实施例并不旨在穷尽根据本技术的所有实施例。可以理解，在不偏离本技术的范围的前提下，可以利用其他实施例，也可以进行结构性或者逻辑性的修改。因此，以下的具体描述并非限制性的，且本技术的范围由所附的权利要求所限定。
[0023]下面结合具体实施例对本技术进行详细阐述。
[0024]图2示出本技术的MIM电容的形成方法，包括依次形成电容下极板、具有高介电常数的电容介质层、电容上极板；于所述电容下极板与电容介质层之间和/或所述电容介质层与电容上极板之间形成至少一层介质缓冲层。
[0025]图3
‑
图7示出本技术的MIM电容的形成过程。
[0026]参见图3，首先提供基底200，该基底200通常为表面沉积有绝缘隔离层的半导体衬底（例如晶圆）。具体的，可以先通过化学机械研磨（CMP）对晶圆表面的底层金属进行抛光处理，再通过物理气相沉积（PVD），例如电离PVD（I
‑
PVD），化学气相沉积（CVD），例如高密度等离子体 CVD（HDPCVD），等离子体增强CVD（PECVD），原子层沉积（ALD），例如等离子体增强ALD
（PE
‑
ALD）或其他合适工艺的一种或多种组合的方法形成绝缘隔离层，然后再次通过CMP对该绝缘隔离层进行进一步表面精细平坦化和表面预处理以保证后续的MIM电容结构制备在平坦清洁的基底表面。
[0027]参见图4
‑
图5，通过物理气相沉积（PVD），例如电离PVD（I
‑
PVD），化学气相沉积（CVD），例如高密度等离子体 CVD（HDPCVD），等离子体增强CVD（PECVD），原子层沉积（ALD），例如等离子体增强ALD（PE
‑
ALD）或其他合适工艺的一种或多种组合的方法，于平坦清洁的基底200表面依次沉积电容下极板201，介质缓冲层204，电容介质层202，介质缓冲层204，电容下极板203。随后通过光刻、刻蚀、清洗等工艺依次形成电容上极板图形和电容下极板图形，从而形成如图5所示的内嵌介质缓冲层204的三明治结构210。
[0028]其中，电容介质层202为具有大于7的高介电常数K的材料，优选的，电容介质层202包本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种MIM电容，其特征在于，依次包括电容下极板、具有高介电常数的电容介质层、电容上极板；还包括位于所述电容下极板与电容介质层之间和/或所述电容介质层与电容上极板之间的至少一层介质缓冲层，所述介质缓冲层为钛、钽中的任意一种或其组合，所述介质缓冲层的厚度为5nm
‑
15nm。2.如权利要求1所述的MIM电容，其特征在于，所述电容介质层的介电常数大于...

【专利技术属性】
技术研发人员：张拥华，李朝勇，贺忻，李明，王保，
申请(专利权)人：格科微电子上海有限公司，
类型：新型
国别省市：