像素电路及显示面板制造技术

本申请公开了一种像素电路及显示面板，该像素电路包括发光模块和驱动模块，驱动模块包括并联的至少两个驱动单元，通过于驱动模块中配置并联的至少两个驱动单元，每一驱动单元均可以对应配置一发光电流，这些发光电流之和可以实现发光模块的多种发光亮度，进而提高或者增加了可显示灰阶数。增加了可显示灰阶数。增加了可显示灰阶数。

【技术实现步骤摘要】
像素电路及显示面板


[0001]本申请涉及显示
，具体涉及一种像素电路及显示面板。

技术介绍

[0002]当今社会科技迅猛发展，手机、电脑和电视等电子产品广泛应用于生活中的各个方面。其中，液晶显示面板和OLED(Organic Light
‑
Emitting Diode，有机发光半导体)显示面板等电子显示屏被广泛采用，采用Mini
‑
LED背光的液晶显示面板、OLED显示面板及Mini
‑
LED/Micro
‑
LED直显面板均采用电流驱动型像素电路。
[0003]随着消费者对显示效果需求的不断提高，需要显示的颜色种类也随之增多，这就需要对应提高显示的灰阶数。

技术实现思路

[0004]本申请提供一种像素电路及显示面板，以缓解可显示灰阶数较少的技术问题。
[0005]第一方面，本申请提供一种像素电路，其包括发光模块和驱动模块，发光模块串联于电源正信号、电源负信号之间；驱动模块与发光模块串联，驱动模块包括并联的至少两个驱动单元；每个驱动单元接入对应的数据信号，且根据第一控制信号的脉冲开始时间与第二控制信号的脉冲开始时间之间的间隔时间控制发光模块的发光时间。
[0006]在其中一些实施方式中，每个驱动单元根据第一控制信号写入数据信号，并根据第一控制信号的脉冲开始时间确定发光时间的开始时刻；且每个驱动单元根据第二控制信号的脉冲开始时间确定发光时间的结束时刻。
[0007]在其中一些实施方式中，至少两个驱动单元包括第一驱动单元和第二驱动单元，第一驱动单元包括第一驱动晶体管，第一驱动单元根据第一控制信号写入第一数据信号；第二驱动单元包括第二驱动晶体管，第二驱动单元根据第一控制信号写入第二数据信号；第一数据信号的脉冲幅值与第二数据信号的脉冲幅值不同，且第一驱动晶体管的尺寸与第二驱动晶体管的尺寸不同。
[0008]在其中一些实施方式中，第一驱动晶体管或者第二驱动晶体管中的一个的尺寸与第一驱动晶体管或者第二驱动晶体管中的另一个的尺寸之比的范围为大于或者等于1.8且小于或者等于2.2。
[0009]在其中一些实施方式中，第一驱动晶体管或者第二驱动晶体管中的一个的尺寸与第一驱动晶体管或者第二驱动晶体管中的另一个的尺寸之比的范围为大于或者等于2.7且小于或者等于3.3。
[0010]在其中一些实施方式中，第一驱动晶体管或者第二驱动晶体管中的一个的尺寸与第一驱动晶体管或者第二驱动晶体管中的另一个的尺寸之比的范围为大于或者等于3.6且小于或者等于4.4。
[0011]在其中一些实施方式中，至少两个驱动单元包括第一驱动单元、第二驱动单元以及第三驱动单元，第一驱动单元包括第一驱动晶体管，第一驱动单元根据第一控制信号写
入第一数据信号；第二驱动单元包括第二驱动晶体管，第二驱动单元根据第一控制信号写入第二数据信号；第三驱动单元包括第三驱动晶体管，第三驱动单元根据第一控制信号写入第三数据信号；第一数据信号的脉冲幅值、第二数据信号的脉冲幅值以及第三数据信号的脉冲幅值均不相同，且第一驱动晶体管的尺寸、第二驱动晶体管的尺寸以及第三驱动晶体管的尺寸均不相同。
[0012]在其中一些实施方式中，第一驱动晶体管的尺寸与第二驱动晶体管的尺寸之比的范围为大于或者等于1.8且小于或者等于2.2；且第二驱动晶体管的尺寸与第三驱动晶体管的尺寸之比的范围为大于或者等于1.8且小于或者等于2.2。
[0013]在其中一些实施方式中，每个驱动单元包括驱动晶体管、充电晶体管、放电晶体管以及存储电容，驱动晶体管的源极/漏极中的一个与发光模块的一端电性连接，驱动晶体管的源极/漏极中的另一个接入电源负信号；或者，驱动晶体管的源极/漏极中的一个接入电源正信号，驱动晶体管的源极/漏极中的另一个与发光模块的另一端电性连接；充电晶体管的源极/漏极中的一个与驱动晶体管的栅极电性连接，充电晶体管的源极/漏极中的另一个接入对应的数据信号，充电晶体管的栅极接入第一控制信号；放电晶体管的源极/漏极中的一个与驱动晶体管的栅极电性连接，放电晶体管的源极/漏极中的另一个接入初始信号，放电晶体管的栅极接入第二控制信号；存储电容的一端与驱动晶体管的栅极电性连接，存储电容的另一端与驱动晶体管的源极/漏极中的另一个电性连接。
[0014]在其中一些实施方式中，发光模块包括串联的至少两个发光器件，至少两个发光器件串联于电源正信号与电源负信号之间。
[0015]第二方面，本申请提供一种显示面板，其包括上述至少一实施方式中的像素电路，显示面板为自发光型显示面板。
[0016]本申请提供的像素电路及显示面板，通过于驱动模块中配置并联的至少两个驱动单元，每一驱动单元均可以对应配置一发光电流，这些发光电流之和可以实现发光模块的多种发光亮度，进而提高或者增加了可显示灰阶数；同时，可以通过调整间隔时间进而改变发光时间，也能够调整发光模块的发光亮度，与各驱动单元配置的发光电流进行组合和，能够进一步提高或者增加可显示灰阶数。
[0017]又，本申请提供的像素电路及显示面板，也可以通过缩短发光时间、增加数据信号的脉冲幅值来提高与发光电流对应的控制电压，进而可以改善或者避免在低灰阶情况且较低的控制电压下，驱动模块对发光电流控制不精确甚至失控的情况发生。
[0018]又，本申请提供的像素电路及显示面板，通过第一控制信号的脉冲开始时间与第二控制信号的脉冲开始时间之间的间隔时间控制发光模块的发光时间，与传统技术方案中通过一个脉冲信号控制发光时间相比，可以降低第一控制信号和/或第二控制信号的频率，进而能够减少第一控制信号和/或第二控制信号的电位变化频率，不仅降低了功耗，而且也能够减少生成第一控制信号和/或第二控制信号的电路或者芯片的设计难度、负载量以及成本。
附图说明
[0019]下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
[0020]图1为本申请实施例提供的像素电路的一种结构示意图。
[0021]图2为本申请实施例提供的像素电路的另一种结构示意图。
[0022]图3为图1或者图2所示像素电路的时序示意图。
具体实施方式
[0023]下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
[0024]有鉴于上述提及的可显示灰阶数较少的技术问题，本实施例提供了一种像素电路，请参阅图1至图3，如图1或者图2所示，该像素电路包括发光模块 200和驱动模块100，发光模块200串联于电源正信号VDD、电源负信号VSS 之间；驱动模块100与发光模块200串联，驱动模块100包括并联的至少两个驱动单元；每个驱动单元接入对应的数据信号，且根据第一控制信号的脉冲开始时本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种像素电路，其特征在于，包括：发光模块，所述发光模块串联于电源正信号、电源负信号之间；和驱动模块，所述驱动模块与所述发光模块串联，所述驱动模块包括并联的至少两个驱动单元；每个所述驱动单元接入对应的数据信号，且根据第一控制信号的脉冲开始时间与第二控制信号的脉冲开始时间之间的间隔时间控制所述发光模块的发光时间。2.根据权利要求1所述的像素电路，其特征在于，每个所述驱动单元根据所述第一控制信号写入所述数据信号，并根据所述第一控制信号的脉冲开始时间确定所述发光时间的开始时刻；且每个所述驱动单元根据所述第二控制信号的脉冲开始时间确定所述发光时间的结束时刻。3.根据权利要求1所述的像素电路，其特征在于，所述至少两个驱动单元包括第一驱动单元和第二驱动单元，所述第一驱动单元包括第一驱动晶体管，所述第一驱动单元根据所述第一控制信号写入第一数据信号；所述第二驱动单元包括第二驱动晶体管，所述第二驱动单元根据所述第一控制信号写入第二数据信号；所述第一数据信号的脉冲幅值与所述第二数据信号的脉冲幅值不同，且所述第一驱动晶体管的尺寸与所述第二驱动晶体管的尺寸不同。4.根据权利要求3所述的像素电路，其特征在于，所述第一驱动晶体管或者所述第二驱动晶体管中的一个的尺寸与所述第一驱动晶体管或者所述第二驱动晶体管中的另一个的尺寸之比的范围为大于或者等于1.8且小于或者等于2.2。5.根据权利要求3所述的像素电路，其特征在于，所述第一驱动晶体管或者所述第二驱动晶体管中的一个的尺寸与所述第一驱动晶体管或者所述第二驱动晶体管中的另一个的尺寸之比的范围为大于或者等于2.7且小于或者等于3.3。6.根据权利要求3所述的像素电路，其特征在于，所述第一驱动晶体管或者所述第二驱动晶体管中的一个的尺寸与所述第一驱动晶体管或者所述第二驱动晶体管中的另一个的尺寸之比的范围为大于或者等于3.6且小于或者等于4.4。7.根据权利要求1所述的像素电路，其特征在于，所述至少两个驱动单元包括第一驱动单元、第二驱动单元以及第三驱动单元，所述第一驱动单元包括第一驱动晶体管，所述第一驱动单元根据所述第一控制信号写入第一数据信号；...

【专利技术属性】
技术研发人员：袁学斌，田超，
申请(专利权)人：武汉华星光电技术有限公司，
类型：发明
国别省市：