降压直流/直流转换器制造技术

本发明专利技术的目的在于提供一种能抑制共模噪声的降压直流／直流转换器，该转换器对主晶体管的使用方面、主晶体管的激励电路和开关周期频率等没有大的限制，且该转换器能从高直流输入电压中产生低直流输出电压。降压ＤＣ／ＤＣ转换器具有一个直流电源、一个主开关元件，其漏极接直流电源的正极、一个电感元件，一端接主开关元件的源极、一个第一电容，接在电感元件与直流电源的负端之间、一个第一二极管，接在主开关元件的源极与直流电源的负极之间，与电感和第一电容的串联电路并联、一个电阻元件，其一端接直流电源的正端和主开关元件的漏极、一个第二电容，连在电阻元件与主开关元件的源极和第一二极管的负端之间、一个控制电路，用于控制主开关元件的通和断、以及一个第二二极管，其正极接电感元件与第一电容之间的节点，而其负极接电阻元件与第二电容之间的节点。（*该技术在2018年保护过期，可自由使用*）

【技术实现步骤摘要】

本专利技术涉及降压直流/直流转换器，具体讲，涉及用于将高直流输入电压转换成低直流输出电压的降压直流/直流换器。
技术介绍
此前，在电子装置等的电源电路中早已广泛采用了降压直流/直流(DC/DC)转换器，用于使半导体开关元件开和关，从而将直流(DC)转入电源电压转换成低于DC输入电流电压的DC转出电压。附图说明图1为传统降压DC/DC转换器的电路图。如图1，传统降压DC/DC转换器包括DC电源101、作为主开关的主晶体管102，其集电极接DC电源101的正端、作为主回流整流元件的主二极管103，它接在主晶体管102的射极和DC电源101的负极之间，主晶体管102的射极接主回流二极管103的正极、包括平滑电抗器104和主回流二极管103并联的平滑电容105的串联电路、与平滑电容105并联的负载106、以及用于向主晶体管102的基极输出开/关控制信号的控制电路107。在上述降压DC/DC转换器中，根据作为低直流输出电压的平滑电容105两端的电压的改变，使加在主晶体管102的基极上的开/关控制信号的持续时间改变，从而控制主晶体管102的导通时间，进而稳定平滑电容105两端的电压，即加到负载106上的电压。图2示出图1所示降压DC/DC转换器的开关电压波形与开关电流波形之间交叠的图形。如图2所示，图1所示的降压DC/DC转换器的问题在于当主晶体管102导通或断开时，主晶体管102的集电极-射极电压波形VCE在区域W处与主晶体管102的集电极电流波形IC重叠，并且在交叠区域W处出现大的开关损耗。另一个问题是在集电极-发射极电压波形VCE与集电极电流波形IC的正沿处产生尖峰电涌电压VSR、电涌电流ISR和噪声。日本专利公开第7-241071中公开了一种能减小如上所述的开关损耗、电涌电压、电涌电流等的降压DC/DC转换器。图3示出日本专利公开7-241071中公开的降压DC/DC转换器的电路图。如图3所示，日本专利公开7-241071中公开的降压DC/DC转换器包括作为部分电路而用于图1所示降压DC/DC转换器的电路，它包括并联在主晶体管102两端的作为辅助开关元件的辅助晶体管109和谐振电感110的串联电路、辅助回流二极管111的串联电路、在辅助晶体管109与谐振电感110之间节点与DC电源101负端之间的连接的辅助回流二极管111、112的串联电路、在辅助回流二极管111、112的节点与主晶体管102的射极之间的谐振电容108、以及与主晶体管102并联的循环电流二极管113。下面将描述上述降压DC/DC转换器的工作。当主晶体管102断开而电流流到负载106上且谐振电容108充电到主晶体管102导通时的电源电压上时，流过主晶体管102的电流被迅速切换成流过谐振电容108的电流，而此电流是逐渐放电的。此时，主晶体管102两端的电压逐渐从0伏升起。由于零电压切换是在主晶体管102断开时实现的，因此主晶体管102断开时所引起的切换损耗可得以降低。当在控制电路107将主控脉冲加到主晶体管102的控制端使其导通之前，而将辅控脉冲加到辅助晶体管109的控制端使辅助晶体管109导通之时，电源电压被加到谐振电感110上，并且在主回流二极管103导通的期间，使流过谐振电感110的电流线性增加。由于零电压切换是在辅助晶体管109导通时进行的，因此由辅助晶体管109导通引起的切换损耗可得以降低。随着流过谐振电感110的电流增加，流过主回流二极管103的电流将线性减小。当该电流等于负载电流时，主回流二极管103截止。此时，当主晶体管102导通时，主晶体管102的集-射电压迅速降至零伏。由于零电压切换是在主晶体管102导通时实现的，因主晶体管102导通而引起的切换损耗可得以降低。当辅助晶体管109紧随其后关断时，谐振电流则流过谐振电感110和谐振电容108，谐振电容108两端的电压以正弦方式从0伏上升。当谐振电容108两端的电压达到最大值时，谐振电流降为零。当辅助晶体管109断开时，电流经主晶体管102流到平滑电感104上。由于零电压切换是在辅助晶体管109断开时实现的，因此由辅助晶体管109断开而引起的切换损耗可得以降低。根据上面的描述，主晶体管102和辅助晶体管109开和关时的切换损耗都得以减少。在主晶体管102和辅助晶体管109开和关时产生的尖峰浪涌电压和浪涌电流被谐振电容108和谐振电感110吸收。因此主晶体管102导通和断开时，浪涌电压、浪涌电流和噪声得以减少。图4为一电路图，示出另一传统降压直流/直流转换器的电路结构。如图4，传统降压DC/DC转换器包括一个直流电源201、一个MOS场效应管202，它用作主开关元件，其漏极接直流电源201的正极、主回流二极管203，作为主回流整流元件，它接在MOS-FET202的源极和直流电源201的负极之间，MOS-FET202的源极接主回流二极管203的正极、与主回流二极管203并联的电感元件204和电容205的串联电路、与电容205并联的负载206、与直流电源201的正极连接的电阻2 12、一端与电阻212的另一端相连而另一端与MOS-FET202的源极连接的电容208、由电容208两端的电压激励的控制电路207，用于向MOS-FET202的栅极加开和关控制信号、接在MOS-FET202的栅极与控制电路207之间的电阻213、以及包括光耦合器的电压反馈传输电路218a、218b，用于将电容205两端的电压加到控制电路207上。在上述电路结构的降压DC/DC转换器中，根据电容205两端电压的变化(该电压是经反馈电路218a、218b获得的低直流输出电压)，使从控制电路207加到MOS-FET202栅极的开和关控制信号的持续时间改变，从而控制MOS-FET202的导通时间，以稳定电容205两端的电压，即加到负载206上的电压。但是，上述传统降压DC/DC转换器存在下述问题。(1)图1和3所示的传统降压DC/DC转换器当主晶体管102导通时，主晶体管102的射极电位基本等于直流电源101的正端电位。因此，为了保持晶体管102导通，需要使从控制电路107加到主晶体管102基极上的导通控制信号的电压基本上等于直流电源101的正端电位。但是，当直流电源101的电压高时，它难于实现上述电压的大致相等，这可能难于从高直流输入电压中产生低直流输出电压。(2)图4所示的传统降压DC/DC转换器由于将开和关控制信号加到MOS-FET202栅极的控制电路207的地电位等于MOS-FET202的源电位，为了使MOS-FET202导通而使从控制电路207加到MOS-FET202栅极的导通控制信号为低电压。因此，甚至当直流电源201的电压为高时，有可能从高直流输入电压中产生低直流输出电压。但是，由于用于激励控制电路207的电源包括RC(电阻和电容)充电电路，该充电电路包括电阻212和电容208，该电阻212其一端接正端，而电容208接电阻212的另端，需要减少由控制电路207消耗的电流。这种需求对所用的主晶体管和其激励电路、主晶体管开和关周期的频率等等带来巨大的限制。此外，由于控制输出电压的电压反馈是由包括光耦合器的电压反馈传输电路218a、218b实现的，因此有引入共模噪声的趋势。专利技术的公开本专利技术是本文档来自技高网...

【技术保护点】
一种降压ＤＣ／ＤＣ转换器，具有：一个直流电源，一个主开关元件，其漏极接直流电源的正极；一个电感元件，其一端接主开关元件的源极；一个第一电容器，其正端接电感的与主开关元件相连的端相对的另一端，其负端接直流电源的负端；一个第 一二极管，接在所述主开关元件的源极和所述直流电源的负极，与所述电感元件和所述第一电容串联的电路并联，所述第一二极管的负极接所述主开关元件的源极；一个电阻元件，其一端接所述直流电源的正极和所述主开关元件的漏极；一个第二电容，其正端接电 阻元件与所述直流电源的正极和所述主开关元件的漏极相连的端相对的一端，且其负端接所述主开关元件的源极和所述第一二极管的负极；以及一个控制电路，其地端接所述主开关元件的源极，用于向所述主开关元件的栅极输出控制信号来控制所述主开关元件的导通和 断开；其特征在于：一个第二二极管，其正极接所述电感元件与所述第一电容的节点，而其负极接所述电阻元件与所述第二电容的节点。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：上田英史，
申请(专利权)人：株式会社安川电机，
类型：发明
国别省市：JP[日本]