FET开关堆叠电路、RF开关堆叠电路、方法和通信系统技术方案

提供了FET开关堆叠电路、RF开关堆叠电路、方法和通信系统。公开了用于解决在FET开关堆叠的关断状态下的体漏电流产生和与体漏电流相关联的偏置电压分配的方法和装置。装置包括电荷重新分配布置和桥接网络，以执行与FET开关堆叠的耦接/去耦接。还描述了这样的桥接网络的详细结构。络的详细结构。络的详细结构。

【技术实现步骤摘要】
FET开关堆叠电路、RF开关堆叠电路、方法和通信系统
[0001]相关申请的交叉引用
[0002]本申请要求于2020年12月11日提交的题为“RF Switch Stack With Charge Redistribution”的美国专利申请17/119,840的优先权，其全部内容通过引用并入本文。本申请可能涉及于2018年3月28日提交、于2019年3月19日公布的题为“AC Coupling Modules For Bias Ladders”的美国专利第10,236,872B1号，其全部内容通过引用并入本文。本申请也可能涉及于2020年6月16日提交的题为“RF Switch Stack With Charge Control Elements”的美国专利申请16/902,032，其全部内容也通过引用并入本文。


[0003]本公开内容涉及射频(RF)开关堆叠，并且更特别地涉及用于设计包括电荷重新分配布置的RF开关堆叠的方法和相关设备。

技术介绍

[0004]当设计通信系统时，RF开关通常以堆叠配置实现，这是由于这种开关堆叠的大RF功率处理要求。图1A示出了现有技术的场效应晶体管(FET)开关堆叠(100)，其包括以分流配置布置的晶体管(T1,
…
,T4)的串联布置。在可能的情况下，使用包括栅极电阻器(R
G1
,
…
,R
G4
)的栅极电阻阶梯、包括体电阻器(R
B1
,
…
,R
B4<br/>)的体电阻阶梯、以及包括漏极
‑
源极电阻器(R
DS1
,
…
,R
DS4
)的漏极
‑
源极电阻阶梯来对FET开关堆叠(100)进行偏置。
[0005]在典型的操作条件下，并且当晶体管处于导通状态时，每个晶体管的栅极可以被偏置在大于对应的晶体管的阈值电压的正电压(例如，+3V)，并且同一晶体管的漏极/源极/体可以被偏置在0V。当FET开关堆叠处于关断状态时，每个晶体管的漏极/源极可以被偏置在0V，并且每个晶体管的栅极和体可以被偏置在负电压(例如，
‑
3V)。如图1A所示，漏极
‑
源极电阻阶梯的顶端连接至天线或其他RF端口(RF路径)，其本质上是直流(DC)接地，并且，在如图1A所示的分流配置的情况下，同一漏极
‑
源极电阻阶梯的底端在接通和关断状态下都连接至接地。另一方面，在串联配置的情况下，底端将连接至底部RF节点或终端。因此，在理想/期望的情况下，当FET开关堆叠处于关断状态时，漏极
‑
源极阶梯将不会汲取任何电流，或者汲取可以忽略不计的电流，这意味着晶体管(T1,
…
,T4)中的每个晶体管的漏极将经历大约0V的相同的直流电压。
[0006]当对天线施加大的RF电压时，FET开关堆叠(100)、漏极
‑
源极电阻阶梯、栅极电阻阶梯和体电阻阶梯都被设计成在FET开关堆叠(100)之中均匀地分配RF电压。没有直流分量的RF信号不会直接改变堆叠中任何一点处的直流电压。然而，在操作期间，由于所施加的RF信号，可能存在晶体管内产生的一些电流，这可能会改变直流电压分配。每个点处的RF信号叠加在现有的直流电压上。当FET开关堆叠(100)处于“关断”或非导通状态时，FET开关堆叠(100)被设计成不传导作为与所施加的RF电压同相的电流的电流的实分量。由于串联的栅极
‑
漏极电容器Cgd、栅极
‑
源极电容器Cgs以及晶体管(T1,
…
,T4)中的每个晶体管的漏极与源极之间的额外固有电容，晶体管堆叠表现为纯电容阻抗。在关断状态下，只要每个晶体管
上的RF电压幅度低于临界值(Vpeak)，晶体管就不会通过跨晶体管的漏极到源极施加的RF电压的实际电流。如果RF电压超过该值，晶体管将失效或“击穿”并开始传导实际电流。每个晶体管的Vpeak的值是漏极/源极直流电压与栅极直流电压之间的相对直流电压的函数。栅极电压相对于漏极/源极电压负得越多，Vpeak的值就越高。如果体直流电压超出一定范围，体直流电压也可能具有影响，尽管这种影响通常较低。
[0007]由于堆叠中的每个晶体管(T1,
…
,T4)在击穿之前可以“阻塞”的最大电压取决于栅极端子与漏极/源极端子之间的负直流电压差的量，因此可能需要使栅极端子相对于漏极/源极电压显得更负，以增加此阻塞电压。这可以通过使漏极/源极端子更正和/或使栅极端子更负来实现。
[0008]在开关堆叠的实现中可能存在下述情况：难以、不方便或不可能将期望的直流电压施加到堆叠中的每个晶体管。一个示例是，如果包括可以相对于漏极/源极端子将栅极端子偏置为负的电路太昂贵。另一个示例是，如果因为某些晶体管可能需要比其他晶体管阻塞更多的电压，因此堆叠中的不同晶体管具有不同的直流电压电平是有利的。第三个示例是，如果存在堆叠内产生的以均匀或不均匀的方式干扰外部施加的电压的不期望的直流电流。使用晶体管堆叠中的漏电流的示例，进一步阐明上述几点。
[0009]在实际条件下，更特别地，在关断状态期间在经历大的RF摆动的堆叠的开关中，堆叠内的每个晶体管都会产生从晶体管的漏极/源极流向晶体管的体的不期望的漏电流。这种产生的电流在本文献中被称为“Ibody”。参照图1A，箭头(ib1,
…
,ib4)表示体电流，每个体电流从对应晶体管的体向下流过体电阻阶梯并流入电源(V
B
)。此外，如箭头(id1,
…
,id4)所示，电流将从天线(直流接地)和接地流过漏极
‑
源极电阻阶梯，并流向堆叠内的晶体管的漏极
‑
源极。需要指出的是，由于漏极
‑
源极电阻阶梯在两端都连接至接地，因此在这样的电阻阶梯中流动的电流可能沿着不同的方向，如箭头(id1,
…
,id4)所示，向下或向上，并取决于电流在漏极
‑
源极电阻阶梯内的位置。
[0010]由于上文所描述，不想要的漏电流Ibody在整个开关堆叠中的流动改变了在这样的开关堆叠上的直流电压分配。换句话说，各种开关堆叠节点将经历与偏置电路在不存在这样的漏电流的情况下提供给这样的节点的直流偏置电压不同的不期望的直流偏置电压。在整个公开内容中，体漏电流对整个堆叠中的直流偏置电压分配的不期望的影响被称为“去偏置”效应。
[0011]进一步参照图1A，从体流向电源(V
B
)的漏电流将导致跨体电阻阶梯的电阻器的电压降，并且因此，与没有漏电流的理想/期望情况相比，晶体管中的每个晶体管的体将经历较小的负电压。在栅极电阻阶梯和体电阻阶梯不同的情况下，栅极电压也不会受到跨FET开关堆叠的漏电流循环的影响。另一方面，漏电流从直流接地流向晶体管的漏极/源极会跨漏极
‑...

【技术保护点】

【技术特征摘要】
1.一种场效应晶体管FET开关堆叠电路，包括：i)串联连接的FET晶体管的堆叠配置；ii)漏极/源极电荷重新分配电阻阶梯，其包括串联连接的漏极/源极电荷重新分配电阻器和与所述串联连接的FET晶体管中的FET晶体管的漏极或源极对应的一个或更多个漏极/源极分接点的集合；iii)体电荷重新分配电阻阶梯，其包括串联连接的体电荷重新分配电阻器和与所述串联连接的FET晶体管中的FET晶体管的体对应的一个或更多个体分接点的集合；以及iv)漏极
‑
体桥接网络，其被配置成选择性地将所述一个或更多个漏极/源极分接点的集合与所述一个或更多个体分接点的集合耦接/去耦接，从而选择性地将所述FET晶体管的漏极或源极与所述FET晶体管的体耦接/去耦接，以在全部的所述FET晶体管中重新分配电荷。2.根据权利要求1所述的FET开关堆叠电路，其中，所述漏极
‑
体桥接网络包括至少一个漏极
‑
体桥接电路。3.根据权利要求2所述的FET开关堆叠电路，其中，每个漏极
‑
体桥接电路为漏极/源极桥接电路和体桥接电路的组合，所述漏极/源极桥接电路连接在所述漏极/源极电荷重新分配电阻阶梯与所述体桥接电路之间，所述体桥接电路连接在所述漏极/源极桥接电路与所述体电荷重新分配电阻阶梯之间。4.根据权利要求3所述的FET开关堆叠电路，其中：所述串联连接的FET晶体管耦接至射频RF端子；所述漏极/源极电荷重新分配阶梯耦接至所述RF端子；以及所述体电荷重新分配阶梯在一端处耦接至所述RF端子。5.根据权利要求4所述的FET开关堆叠电路，其中，当所述FET开关堆叠处于关断状态时：所述FET开关堆叠被配置成在所述RF端子处耦接至RF信号，并在所述一个或更多个漏极/源极分接点的集合中的源极/漏极分接点和所述一个或更多个体分接点的集合中的体分接点处耦接RF电压；以及所述漏极
‑
体桥接电路被配置成在所述RF信号的周期的第一部分期间将所述体分接点耦接至所述漏极/源极分接点。6.根据权利要求5所述的FET开关堆叠电路，其中，当所述FET开关堆叠处于关断状态时，所述漏极
‑
体桥接电路被配置成在所述RF信号的周期的与所述第一部分分开的第二部分期间将所述体分接点与所述漏极/源极分接点去耦接。7.一种射频RF开关堆叠电路，包括：以串联配置连接的FET晶体管的堆叠，其被配置成耦接至天线以接收RF信号；体电阻阶梯，其包括耦接至所述FET晶体管的堆叠中的FET晶体管的体的体电阻器；漏极
‑
源极电阻阶梯，其包括耦接至所述FET晶体管的堆叠中的FET晶体管的漏极/源极的漏极
‑
源极电阻器；电荷重新分配电阻阶梯，其包括电荷转移电阻器和至少一个分接点；以及桥接网络，其被配置成在RF信号的周期的一部分期间选择性地将所述电荷重新分配电阻阶梯的至少一个分接点与所述晶体管的堆叠中的晶体管的漏极
‑
源极和/或体耦接/去耦
接，以便选择性地从所述电荷重新分配电阻阶梯获得电流并将所述电流传送至所述漏极
‑
源极电阻阶梯和/或从所述体电阻阶梯吸收电流并将所述电流传送至所述电荷重新分配电阻阶梯。8.根据权利要求7所述的RF开关堆叠电路，其中，所述桥接网络包括至少一个漏极
‑
源极桥接电路和至少一个体桥接电路，每个漏极
‑
源极桥接电路被配置成选择性地将所述电荷重新分配电阻阶梯的分接点与所述漏极
‑
源极电阻阶梯上的节点耦接，每个体桥接电路被配置成选择性地将所述电荷重新分配电阻阶梯的分接点与所述体电阻阶梯的节点耦接，每个漏极
‑
源极桥接电路和体桥接电路在所述RF信号的周期的不同部分期间被选择性地配置成处于导通状态以启用选择性耦接或处于非导通状态以禁用选择性耦接。9.根据权利要求8所述的RF开关堆叠电路，其中，所述分接点与所述漏极
‑
源极电阻阶梯的节点的选择性耦接是所述分接点与所述漏极
‑
源极电阻阶梯上的所述节点之间的电压差的函数，所述分接点与所述体电阻阶梯上的节点的选择性耦接是所述分接点与所述体电阻阶梯上的所述节点之间的电压差的函数。10.根据权利要求7所述的RF开关堆叠电路，还包括被配置成耦接在所述天线与所述电荷重新分配电阻阶梯之间的电容器。11.根据权利要求7所述的RF开关堆叠电路，其中，所述至少一个分接点中的分接点电容性地连接至所述漏极
‑
源极电阻阶梯上的节点和/或所述体电阻阶梯上的节点。12.根据权利要求7所述的RF开关堆叠电路，其中，所述电荷重新分配电阻阶梯包括第一电荷重新分配阶梯和第二电荷重新分配阶梯，所述第一电荷重新分配阶梯具有能够通过所述桥接网络连接至所述晶体管的堆叠中的晶体管的漏极
‑
源极的至少一个第一分接点，所述第二电荷重新分配阶梯具有能够通过所述桥接网络连接至所述晶体管的堆叠中的晶体管的体的至少一个第二分接点。13.根据权利要求12所述的RF开关堆叠电路，其中，所述至少一个第一分接点中的分接点电容性地连接至所述漏极
‑
源极电阻阶梯的节点，并且所述至少一个第二分接点中的分接点电容性地连接至所述体电阻阶梯的节点。14.一种通信系统，包括根据权利要求7所述的RF开关堆叠电路。15.一种在FET开关堆叠处于关断...

【专利技术属性】
技术研发人员：西蒙，
申请(专利权)人：派赛公司，
类型：发明
国别省市：