高动态范围高速CMOS图像传感器设计制造技术

本申请案涉及高动态范围高速CMOS图像传感器设计。一种用于图像传感器的读出电路包含耦合到与像素阵列耦合的位线的第一采样及保持SH电路。第二SH电路耦合到所述位线。旁路开关耦合到所述位线、所述第一SH电路及所述第二SH电路。模/数转换器ADC耦合到所述旁路开关。所述旁路开关经配置以响应于开关选择信号通过所述位线，或通过所述第一SH电路或所述第二SH电路中的一者将来自所述像素阵列的图像电荷值提供到所述ADC。荷值提供到所述ADC。荷值提供到所述ADC。

【技术实现步骤摘要】
高动态范围高速CMOS图像传感器设计


[0001]本公开大体上涉及图像传感器，且特定来说(但非排他性地)涉及高动态范围(HDR)互补金属氧化物半导体(CMOS)图像传感器。

技术介绍

[0002]图像传感器已经变得无处不在，并且现在被广泛用在数字照相机、蜂窝电话、安全照相机以及医疗、汽车及其它应用中。随着图像传感器被集成到更广泛范围的电子装置中，期望通过两种装置架构设计以及图像获取处理以尽可能多的方式(例如，分辨率、功耗、动态范围等)来增强其功能性、性能指标及类似者。
[0003]典型图像传感器响应于来自外部场景的图像光入射到图像传感器上而操作。图像传感器包含具有光敏元件(例如，光电二极管)的像素阵列，光敏元件吸收入射图像光的一部分并且在吸收图像光之后产生图像电荷。由像素光产生的图像电荷光可测量为列位线上的模拟输出图像信号，所述图像信号随着入射图像光变化。换句话说，所产生的图像电荷量与图像光的强度成比例，所述图像光作为模拟信号从列位线读出并转换为数字值以产生表示外部场景的数字图像(即，图像数据)。
[0004]标准图像传感器具有本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于图像传感器中的读出电路，其包括：第一采样及保持SH电路，其耦合到与像素阵列耦合的位线；第二SH电路，其耦合到所述位线；旁路开关，其耦合到所述位线、所述第一SH电路及所述第二SH电路；及模/数转换器ADC，其耦合到所述旁路开关，其中所述旁路开关经配置以响应于开关选择信号通过所述位线，或通过所述第一SH电路或所述第二SH电路中的一者将来自所述像素阵列的图像电荷值提供到所述ADC。2.根据权利要求1所述的读出电路，其中所述第一及第二SH电路中的每一者包括：启用晶体管，其耦合到所述位线；第一存储晶体管，其耦合到所述启用晶体管；第一存储装置，其耦合到所述第一存储晶体管；复位晶体管，其耦合在供应电压与所述第一存储晶体管之间；源极跟随器晶体管，其具有耦合到所述第一存储晶体管的栅极；及选择晶体管，其耦合在所述源极跟随器晶体管与所述旁路开关之间。3.根据权利要求2所述的读出电路，其中所述第一及第二SH电路中的每一者进一步包括：第二存储晶体管，其耦合到所述启用晶体管；及第二存储装置，其耦合到所述第一存储晶体管。4.根据权利要求2所述的读出电路，其中所述读出电路进一步包括耦合到所述第一SH电路的所述选择晶体管、所述第二SH电路的所述选择电路及所述旁路开关的采样及保持电流源。5.根据权利要求2所述的读出电路，其中所述ADC包括：比较器，其具有：第一输入，其电容性地耦合到旁路开关以响应于所述开关选择信号通过所述位线或所述第一SH电路或第二SH电路中的一者从所述像素阵列接收所述图像电荷值；及第二输入，其经电容性地耦合以接收斜坡信号；及计数器，其耦合到所述比较器的输出。6.根据权利要求5所述的读出电路，其中所述ADC进一步包括：第一自动调零开关，其耦合在所述比较器的所述第一输入与所述比较器的所述输出之间；第二自动调零开关，其耦合在所述比较器的所述第二输入与所述比较器的所述输出之间；及缓冲器，其耦合在所述比较器的所述输出与所述计数器之间。7.根据权利要求3所述的读出电路，其中所述旁路开关经配置以响应于所述开关选择信号在旁路周期期间将所述ADC耦合到所述位线，其中所述ADC经配置以在所述旁路周期期间在第一增益下对来自所述位线的大光电二极管LPD的复位图像电荷值执行第一模/数AD操作，且接着在所述第一增益下对来自所述位线的所述LPD的信号图像电荷值执行第二AD操作，其中所述第一SH电路经配置以在所述旁路周期期间在所述第一SH电路的所述第一存
储装置中对来自所述位线的所述LPD的所述复位图像电荷值进行采样及保持，且接着在所述第一SH电路的所述第二存储装置中对来自所述位线的所述LPD的所述信号图像电荷值进行采样及保持。8.根据权利要求7所述的读出电路，其中所述旁路开关经配置以响应于所述开关选择信号在非旁路周期期间将所述ADC耦合到所述第一及第二SH电路。9.根据权利要求8所述的读出电路，其中所述ADC经配置以在所述非旁路周期期间在第二增益下对存储在所述第一SH电路的所述第一存储装置中的所述LPD的所述复位图像电荷值执行第三AD操作，且接着在所述第二增益下对存储在所述第一SH电路的所述第二存储装置中的所述LPD的所述信号图像电荷值执行第四AD操作，其中所述第二SH电路经配置以在所述第三AD操作期间在所述第二SH电路的所述第一存储装置中对来自所述位线的小光电二极管SPD的复位图像电荷值进行采样及保持，且接着在所述第四AD操作期间在所述第二SH电路的所述第二存储装置中对来自所述位线的所述SPD的信号图像电荷值进行采样及保持。10.根据权利要求9所述的读出电路，其中所述ADC经配置以在所述非旁路周期期间对存储在所述第二SH电路的所述第一存储装置中的所述SPD的所述复位图像电荷值执行第五AD操作，且接着对存储在所述第二SH电路的所述第二存储装置中的所述SPD的所述信号图像电荷值执行第六AD操作，其中所述第一SH电路经配置以在所述第五AD操作期间在所述第一SH电路的所述第二存储装置中对来自所述位线的横向溢流积分电容器LOFIC的信号图像电荷值进行采样及保持，且接着在所述第六AD操作期间在所述第一SH电路的所述第一存储装置中对来自所述位线的所述LOFIC的复位图像电荷值进行采样及保持。11.根据权利要求10所述的读出电路，其中所述ADC经配置以在所述非旁路周期期间对存储在所述第一SH电路的所述第一存储装置中的所述LOFIC的所述复位图像电荷值执行第七AD操作，且接着对存储在所述第一SH电路的所述第二存储装置中的所述LOFIC的所述信号图像电荷值执行第八AD操作。12.一种成像系统，其包括：像素阵列，其包含布置成行及列的多个像素单元，其中所述像素单元中的每一者经耦合以响应于入射光产生图像电荷；控制电路系统，其耦合到所述像素阵列以控制所述像素阵列的操作；及读出电路，其耦合到所述像素阵列以从所述像素阵列读出所述图像电荷，其中所述读出电路包含：第一采样及保持SH电路，其耦合到与所述像素阵列耦合的位线；第二SH电路，其耦合到所述位线；旁路开关，其耦合到所述位线、所述第一SH电路及所述第二SH电路；及模/数转换器ADC，其耦合到所述旁路开关，其中所述旁路开关经配置以响应于开关选择信号通过所述位线，或通过所述第一SH电路或所述第二SH电路中的一者将来自所述像素阵列的图像电荷值提供到所述ADC。13.根据权利要求12所述的成像系统，其进一步包括耦合到所述读出电路以存储来自
所述像素阵列的所述图像电荷值的数字表示的功能逻辑。14.根据权利要求12所述的成像系统，其中所述第一及第二SH电路中的每一者包括：启用晶体管，其耦合到所述位线；第一存储晶体管，其耦合到所述启用晶体管；第一存储装置，其耦合到所述第...

【专利技术属性】
技术研发人员：代铁军，高哲，傅玲，
申请(专利权)人：豪威科技股份有限公司，
类型：发明
国别省市：