半导体装置及其操作方法以及半导体系统制造方法及图纸

本申请涉及半导体装置及其操作方法以及半导体系统。一种半导体装置包括：终端电路，其联接到第一焊盘并且适合于在通过第一焊盘输入和输出数据的正常操作期间根据第一控制码和第二控制码来提供终端电阻；应力复制电路，其适合于在正常操作期间复制施加到终端电路的应力并且在第二校准模式期间生成检测码；第一校准电路，其适合于在第一校准模式期间调节第一控制码以使联接到第二焊盘的电阻器部分的阻抗与外部电阻器匹配；以及第二校准电路，其适合于在第二校准模式期间通过根据检测码调节第一控制码来生成第二控制码。调节第一控制码来生成第二控制码。调节第一控制码来生成第二控制码。

【技术实现步骤摘要】
半导体装置及其操作方法以及半导体系统


[0001]本公开涉及半导体设计技术，具体地，涉及一种包括管芯上终端电路和校准电路的半导体装置。

技术介绍

[0002]在半导体装置中，信号的摆动宽度正在减小以使半导体装置之间接口的信号的传输时间最小化。随着信号的摆动宽度减小，外部噪声对半导体装置的影响增加，并且可能由接口中的阻抗不匹配导致的信号反射成为严重问题。如果发生阻抗不匹配，则可能难以高速传输数据，并且从半导体装置的输出端子输出的数据可能失真。因此，由于接收数据的半导体装置接收失真的输出信号，所以可能频繁地发生诸如设置/保持失败、误判等的问题。
[0003]为了解决这些问题，需要高速操作的半导体装置包括阻抗匹配电路(称为管芯上终端电路)，其与焊盘相邻安装在集成电路(IC)芯片内。通常，对于发送机和接收机之间的管芯上终端方案，在发送机中通过输出电路执行源终端，并且在接收机中通过与联接到输入焊盘的输入电路并联联接的终端电路执行并联终端。可通过管芯上终端电路改进信号完整性(SI)特性。
[0004]半导体装置可包括校准电路以用于生成终端控本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体装置，该半导体装置包括：终端电路，该终端电路联接到第一焊盘并且在通过所述第一焊盘输入和输出数据的正常操作期间根据第一控制码和第二控制码来提供终端电阻；应力复制电路，该应力复制电路在所述正常操作期间复制施加到所述终端电路的应力并且在第二校准模式期间生成检测码；第一校准电路，该第一校准电路在第一校准模式期间调节所述第一控制码以使联接到第二焊盘的电阻器部分的阻抗与外部电阻器匹配；以及第二校准电路，该第二校准电路在所述第二校准模式期间通过根据所述检测码调节所述第一控制码来生成所述第二控制码。2.根据权利要求1所述的半导体装置，其中，所述终端电路包括：至少一个第一电阻器组，所述至少一个第一电阻器组联接到所述第一焊盘并根据第一终端使能信号和内部数据而被启用，并且提供根据所述第一控制码调节的第一阻抗；以及至少一个第二电阻器组，所述至少一个第二电阻器组联接到所述第一焊盘并根据第二终端使能信号和所述内部数据而被启用，并且提供根据所述第二控制码调节的第二阻抗。3.根据权利要求2所述的半导体装置，其中，在读操作期间，所述第一终端使能信号和所述第二终端使能信号被禁用，并且所述第一阻抗和所述第二阻抗形成对输出驱动器的导通电阻，并且其中，在写操作期间，所述第一终端使能信号被禁用并且所述第二终端使能信号被使能，并且所述第二阻抗形成对所述第一焊盘的管芯上终端电阻。4.根据权利要求2所述的半导体装置，其中，所述应力复制电路包括串联联接在源极电压端子和接地电压端子之间的上拉复制晶体管和下拉复制晶体管，并且其中，所述应力复制电路还：通过根据所述第二终端使能信号仅使所述上拉复制晶体管导通来向所述上拉复制晶体管施加应力，并且根据指示所述第二校准模式的第二模式信号来生成表示通过使所述上拉复制晶体管和所述下拉复制晶体管导通而形成的复制阻抗的所述检测码。5.根据权利要求1所述的半导体装置，其中，所述应力复制电路包括：上拉复制晶体管和下拉复制晶体管，该上拉复制晶体管和该下拉复制晶体管串联联接在源极电压端子和接地电压端子之间，并且分别通过其栅极接收第一复制控制信号和第二复制控制信号；复制控制电路，该复制控制电路在所述正常操作期间将所述第一复制控制信号使能，并且在所述第二校准模式期间将所述第一复制控制信号和所述第二复制控制信号二者使能；以及模数转换器，该模数转换器在所述第二校准模式期间转换所述上拉复制晶体管和所述下拉复制晶体管之间的公共节点处的信号以输出所述检测码。6.根据权利要求1所述的半导体装置，其中，所述第一校准电路包括：所述电阻器部分，所述电阻器部分联接到所述第二焊盘并且根据所述第一控制码来提供阻抗；
比较器，该比较器通过将所述第二焊盘的电压与基准电压进行比较来生成上/下信号；以及计数器，该计数器根据指示所述第一校准模式的第一模式信号而被使能，并且响应于所述上/下信号而调节所述第一控制码的值。7.根据权利要求1所述的半导体装置，其中，所述第二校准电路包括：劣化确定部分，该劣化确定部分在所述第二校准模式期间根据所述检测码来生成表示晶体管的劣化程度的调节码；以及码调节部分，该码调节部分通过将所述调节码反映到所述第一控制码上来生成所述第二控制码。8.根据权利要求1所述的半导体装置，其中，所述第一焊盘包括数据输入/输出焊盘，并且所述第二焊盘包括联接到所述外部电阻器的校准焊盘。9.根据权利要求1所述的半导体装置，其中，在校准操作期间依次执行所述第一校准模式和所述第二校准模式。10.一种半导体装置，该半导体装置包括：至少一个第一上拉电阻器组，所述至少一个第一上拉电阻器组联接到第一焊盘并且在读操作期间根据第一上拉控制码来提供第一阻抗；至少一个第二上拉电阻器组，所述至少一个第二上拉电阻器组联接到所述第一焊盘并且在所述读操作和写操作中的任一个期间根据第二上拉控制码来提供第二阻抗；应力复制电路，该应力复制电路在所述写操作期间复制施加到所述第二上拉电阻器组的应力并且在第二校准模式期间生成检测码；以及校准电路，该校准电路在第一校准模式期间调节所述第一上拉控制码以使联接到第二焊盘的上拉电阻器部分的阻抗与外部电阻器匹配，并且在所述第二校准模式期间通过根据所述检测码调节所述第一上拉控制码来生成所述第二上拉控制码。11.根据权利要求10所述的半导体装置，其中，所述应力复制电路包括：上拉复制晶体管和下拉复制晶体管，该上拉复制晶体管和该下拉复制晶体管串联联接在源极电压端子和接地电压端子之间并且分别通过其栅极接收第一复制控制信号和第二复制控制信号；复制控制电路，该复制控制电路在所述写操作期间将所述第一复制控制信号使能，并且在所述第二校准模式期间将所述第一复制控制信号和所述第二复制控制信号二者使能；以及模数转换器，该模数转换器在所述第二校准模式期间转换所述上拉复制晶体管和所述下拉复制晶体管之间的公共...

【专利技术属性】
技术研发人员：洪尹起，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：