一种采用耦合电感的功率因数校正电路制造技术

本发明专利技术提供了一种采用耦合电感的功率因数校正电路，其中，所述直流电压输入正连接到一第一耦合电感的一端，该第一耦合电感绕组的同名端连接一第一二极管和第二二极管的阳极，以及一主开关管的漏极；一第二耦合电感绕组的同名端连接到一谐振电感的一端；所述第二二极管的阴极连接一第四二极管的阳极，同时与第二耦合电感绕组的非同名端相连；所述谐振电感的另一端与所述第一二极管的阴极、第三二极管的阳极、第一电容的一端相连。本发明专利技术电路由于所有器件的电压应力不会超过ＰＦＣ输出电压，电流应力较小，因此具有很高的可靠性。

【技术实现步骤摘要】

本专利技术涉及一种电路装置，尤其涉及的是一种采用耦合电感技术的功率因数校正，即PFC电路装置的改进。
技术介绍
至1996年1月欧洲执行EMC电磁兼容市场强制准入标准以来，世界各国对电子设备的电磁兼容问题越来越重视，我们国家推行的CCC标准中也包含电磁兼容的内容。对于通信类电子设备主要参考的欧洲标准是EN55022，对于输入电流小于16A的设备还要遵循电流反射谐波抑制EN61000-3-2，各国的电磁兼容标准可能会不同，所幸的是都是基于IEC和CISPR相关标准而来，以上提到的标准主要引用了CISPR 22和IEC1000-3-2，其中A级限值主要针对商业和工业用途设备，B级限值主要针对民用设备。随着越来越多的产品销往国外，为克服市场壁垒，对设备的电磁兼容要求很高，通常要求B级限值。这就要求用电设备必须考虑PFC技术，才能满足IEC1000-3-2的要求。目前基于PFC应用的拓扑结构主要还是BOOST电路，相关的技术专利已经很多，总的来讲主要分为无源和有源两类。采用有源方式可以实现较宽范围内高效率，而无源的优势则在于较高的可靠性。考虑到模块电源的体积空间和高功率密度，真正适合模块应用的软开关技术并不多见，因为已有的很多技术都存在器件和吸谐振网络过多的问题，不适合在很小的空间内使用。ASTEC在其前置功率因数校正模块中采用了其专利美国专利号为US6084790，该专利的特点是采用电感或耦合电感串入各并联支路的方式实现电流和损耗的均分，如图1所示。但这种均分是有条件的，必须保证各并联支路阻抗一致或近似，这需要在制造上保证，而要做到这一点是比较困难的，特别是电感L(1)～L(N)这样的磁性器件，如采用耦合电感，各支路的绕组匝数必须严格相同，否则就不能实现电流的均分，甚至会带来严重的不平衡。另外，主管FET(1)～FET(N)为硬开关，二极管D(1)～D(N)存在短路反向恢复电流，也增加了主管的损耗同时也降低了可靠性。因此，现有技术存在缺陷，有待于改进和发展。
技术实现思路
本专利技术的目的在于提出一种适合于模块电源有限空间，便于制造实现的PFC电路，它具有所需器件少，器件的电应力小，可靠性高等优点。本专利技术的技术方案包括一种采用耦合电感的功率因数校正电路，其中，其直流电压输入正连接到一第一耦合电感的一端，该第一耦合电感绕组的同名端连接一第一二极管和第二二极管的阳极，以及一主开关管的漏极；一第二耦合电感绕组的同名端连接到一谐振电感的一端；所述第二二极管的阴极连接一第四二极管的阳极，同时与第二耦合电感绕组的非同名端相连；所述谐振电感的另一端与所述第一二极管的阴极、第三二极管的阳极、第一电容的一端相连；该第一电容的另一端与所述第三二极管和第四二极管的阴极，以及一第二电容的一端相连；所述第二电容的另一端与所述主开关管的源极，同时和直流电压输入的负相连；所述主开关的栅极接控制信号。所述的电路，其中，所述第一耦合电感的匝数大于所述第二耦合电感的匝数。所述的电路，其中，所述主开关管为MOSFET管，三极管或绝缘栅双极性晶体管。所述的电路，其中，所述直流电压为将交流输入端经过整流桥后得到。所述的电路，其中，所述整流桥为全波整流桥。本专利技术所提供的一种采用耦合电感的功率因数校正电路，与现有技术相比，由于所有器件的电压应力不会超过PFC输出电压，电流应力较小，因此具有很高的可靠性；有效抑制了二极管反向恢复电流，从而抑制了DI/DT的干扰，有利于EMC设计；稳定性高，并且生产更容易实现。附图说明图1为现有技术的功率因数校正电路的示意图；图2为本专利技术的一种采用耦合电感PFC电路的原理图；图3为本专利技术的PFC电路的专利工作时序图。具体实施例方式下面结合附图将对本专利技术的较佳实施例作进一步的详细描述，本专利技术所指电路不限于应用于PFC电路本专利技术的采用耦合电感的功率因数校正电路中，如图1所示的，AC端输入交流信号，经过整流桥VD1、VD2、VD3、VD4全波整流后得到直流电压Vin，Vin作为如图2中所示虚线框所指本专利技术电路的输入电压，图2中VT1为主开关管，不限于MOSFET，也可以为三极管、绝缘栅双极性晶体管IGBT等开关功率控制器件；C1～C2为第一和第二电容、VD5～VD8为第一至第四二极管，L1为耦合电感，第一耦合电感L1A和第二耦合电感L1B的匝数分别为n1和n2，设计上可以使n1＞n2，以方便绕制。Vin的输入连接到L1A绕组的一端，L1A绕组的同名端连接VD5、VD6的阳极，主开关管VT1的漏极；L1B绕组的同名端连接谐振电感LS的一端。VD6的阴极连接VD8的阳极，同时与L1B绕组的非同名端相连。谐振电感LS的另一端与VD5的阴极、VD7的阳极、C1的一端相连。C1的另一端与VD7、VD8的阴极，C2的一端相连。C2的另一端与主开关管的源极，同时和输入Vin的负相连，主开关的栅极接控制信号。本专利技术所述的电路不限于在功率因数校正电路中运用，当输入直流源时，所述整流桥部分可以省略，因此还可以运用于直流-直流升压变换器，实现高效的升压变换。在图1中L1为耦合电感，L1A的匝数n1可设计成远大于L1B的匝数n2，即耦合电感绕组n2不需要占用太多的绕线窗口面积；LS为附加的谐振电感；C1为谐振电容；设耦合电感L1工作在CCM模式，t0时刻，主功率管VT1为导通状态，电感的电流I等于主管的导通电流；I1和I2都为零；谐振电容C1的电压为Uc＝Vin*n2/n1；t1时刻主管驱动DRV关断本专利技术电路的工作时序图见图3所示的，(t1～t2)t1时刻主管驱动关断，电感电流I＝I1+I2，由于谐振电感LS的存在I2＝0，t1时刻VD5的电流I1＝I，在耦合电感L1B的作用下，通过LS的电流I2从零开始增加，谐振电容C1的能量释放到输出(无损吸收)，一定程度上抑制了主管VDS的电压速率。直到t2时刻I2＝I，VD5的电流I1＝0，自然关断。(t2～t3)随着电感L1储能的释放，电感电流I＝I2不断下降，直到t3时刻，主管VT1的驱动开通(t3～t4)t3时刻VT1开通后，其导通电流为零(即零电流开通)，因为I＝I2，电感电流不能突变。通过VD6和VD7的电流为I2，由于谐振电感的存在，不会立刻反向。直到t4时刻I2＝0，VD6实现自然关断，这段时间Δt为 Δt=Ls·i2Vout+Vin·n2/n1]]>(t4～t5)t4时刻LS的电流反向过零以后，VD8导通，LS与C1谐振，部分能量释放到输出。直到t5时刻，LS电流为零，能量完全释放。VD8实现自然关断。(t5～t6)谐振电容电压最终稳定到Uc＝Vin*n2/n1，升压电感L1的电流不断上升，储能不断增加，直到t6时刻，I达到最大，主管驱动关断，重复t1时刻的状态。本专利技术的采用耦合电感的功率因数校正电路采用了耦合电感结构，在生产上更容易实现，同时实现了二极管的自然关断，主管的零电流开通，提高了电路可靠性。本专利技术电路常用于电磁兼容设计中，前置AC-DC部分，完成输入电流相位补偿、谐波抑制。同时也可以达到提高能效和供电质量的目的。采用本专利技术所述电路，与现有技术相比，其优点体现在由于所有器件的电压应力不会超过PF本文档来自技高网...

【技术保护点】
一种采用耦合电感的功率因数校正电路，其特征在于，其直流电压输入正连接到一第一耦合电感的一端，该第一耦合电感绕组的同名端连接一第一二极管和第二二极管的阳极，以及一主开关管的漏极；一第二耦合电感绕组的同名端连接到一谐振电感的一端；　 　所述第二二极管的阴极连接一第四二极管的阳极，同时与第二耦合电感绕组的非同名端相连；所述谐振电感的另一端与所述第一二极管的阴极、第三二极管的阳极、第一电容的一端相连；该第一电容的另一端与所述第三二极管和第四二极管的阴极，以及 一第二电容的一端相连；所述第二电容的另一端与所述主开关管的源极，同时和直流电压输入的负相连；所述主开关的栅极接控制信号。

【技术特征摘要】

【专利技术属性】
技术研发人员：樊晓东，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：94[中国|深圳]