信号输出设备、电荷泵、倍压器及一种输出电流的方法技术

本发明专利技术公开了一种信号输出设备、电荷泵、倍压器及一种输出电流的方法，利用芯片内部电路产生摆幅为０至２×Ｖ↓［ＩＮ］之间的振荡信号来驱动使用了芯片外部大电容的电荷泵型倍压器以输出大电流，避免了金属氧化物半导体器件因高压引脚而遭受静电放电或者闩锁效应的毁坏，提高了电路的能量输出效率。

【技术实现步骤摘要】

本专利技术涉及电子电路技术，尤其涉及一种信号输出设备、电荷泵、倍压器 及一种输出电流的方法。
技术介绍
电荷泵电路(Charge Pump Circuit)是一种用于产生比输入电压更高电压 的电路。在一些接口电路中要求提供高于输入电压的输出电压和大的输出电 流，因此芯片内部需要一个能产生大电流输出的电荷泵型升压电路。例如在通 用串行总线点对点传输(Universal Serial Bus On-the-Go， USB OTG )接口电路 中，要求能够将电缆中的vbus线驱动至4.75V以上的电压，并为自供电设备 (Self-Powered Device )提供大于8mA电流，或者为总线供电设^( Bus-Powered Device )提供大于100mA的电流。在IEEE JOURNAL OF SOLID-STATE CIRCUITS, Vol. 33, NO. 3, MARCH 1998中，由Pierre Favrat， et al所著的"A High-Efficiency CMOS Voltage Doubler" 中记载了一种电荷泵的结构，如图l所示，为该电荷泵的电路结构示意图，图 中的时钟信号CK在输入电压()与0之间做周期性的变化，CKN为CK 的反相时钟。经过足够长的操作时间后，输出电压^^最终会稳定在约2xF^。 但是，当使用图l所示的电荷泵提供数十毫安甚至上百毫安数量级的电流时， 电荷泵中电容器的电容值将会非常大(约为O.luF数量级)，以致电容器只能釆 取在芯片外部通过芯片引脚连接的方式接入，这样节点CP1和CP2中的一个 或多个将成为芯片连接外部电容的引脚。在使用标准CMOS制造工艺的实际 应用中，N型金属氧化物半导体(NMOS ) Nl和N2会因为其衬底引线(bulk) 没有独立的阱作为保护，并且其源极或漏极之一与栅极连接的是高压芯片引脚而易遭受静电放电(ESD)或者闩锁效应(latchup)的毁坏。在IEEE JOURNAL OF SOLID-STATE CIRCUITS, Vol. 41, NO. 2, FEBRUARY 2006中，由Jae-Youl Lee, et al所著的"A Regulated Charge Pump With Small Ripple Voltage and Fast Start-Up" —文中公开了另 一种电荷泵结构， 如图2所示，为该电荷泵的电路结构示意图，此电荷泵的结构存在以下问题1、 P型金属氧化物半导体(PMOS) P2的漏极与栅极相连，致使电容器 C2在充电时，节点CP2电压上升幅度有限，电荷泵在每个周期能够从输入电 压P^处获取的电荷有限。因此，这种结构极大地限制了节点CP2在高电位(约2xrw )时能够输出的电荷量。如果使用这种结构提供大电流输出，需要面积 较大的芯片，成本较高。2、 由于输出开关P3的衬底引线与输出节点r。^连接，当与r。^连接的其 他电路要求在电荷泵不工作时将F。^驱动至逻辑0电平时，会导致P3的P型 源极(与节点CP2相连接)与N阱(与衬底引线相连接)之间的PN结正向导 通，迫使r。^的电位最低只能被驱动至(PV -F^，。s -]^柳)(其中^W。s为P型 金属氧化物半导体的开启电压，^w为PN结的正向导通电压)，而无法被外 部电路正常驱动至逻辑0电平。专利号为02157151.1的中国专利中提出了一种电荷泵及使用其的倍压器， 该倍压器完整的电路结构示意图如图3所示，其中CK和CKN为一对反相位 摆幅为0 P^的振荡信号，电荷泵电路工作原理如下假设初态时节点CKN的电位为Fw ,节点CK的电位为0,此时模块2输 出电位为0的hclkl (模块2输出信号hclk2的初始电位约为rw )信号给模块 1，使模块1的输出信号CP1的电位通过开关P1被上拉至)^,而模块l的输 出信号CP2的电位由于电容特性上升为P^。然后节点CKN的电位翻转为0， 节点CK的电位翻转为Fw ,模块1的输出信号CP1的电位由于电容特性上升 为2xP^，模块l输出电位为2xP^的CPl信号给模块2,模块2利用模块1输出的电位为2xrw的CP1信号产生电位为的hclkl信号，并输出给才莫块1 ， 使模块1的输出的CPl信号维持在2xf^的电位；同时模块2还输出电位为0 的hclk2信号给;漠块1, 4吏;漠块1输出的CP2信号重新上升至r/w的电位(节点 CKN的电位翻转为0的瞬时，电容特性使模块1输出的CP2信号会下拉至0 电位)。之后，依照相同的原理，当节点CK和CKN的电位在0到P^之间不 断翻转时，两个相位相反的输出信号CP1和CP2会在rw和2xP^的范围间周 期性变动。专利号为ZL02157151.1的中国专利记载的方案存在以下缺点1、 模块l的输出信号CPl和CP2除了给r隱提供电荷，还要作为模块2的输入信号使模块2的输出信号(同时也是模块1的输入信号)hclkl和hclk2 的电位由0变成2xP^、模块2的节点a和b的电位由0变成F^，造成电容器Cl和C2存储电荷的浪费，减小了输出电荷。2、 当电路要求在输出电压r。OT高于输入电压rw的情况下同时输出大电流(数十毫安甚至上百毫安电流)时，电容器C1或C2的电容值约为O.luF数量 级，因而电容器只能选择在芯片外部连接。此时电容器的上、下极板和r。^均 为芯片高压输入/输出引脚。将芯片高压输入/输出引脚(如CP1、 CP2和F。^) 同时与金属氧化物半导体(MOS)的栅极、源极和漏极直接相连会导致金属氧 化物半导体容易遭受静电放电或者闩锁效应的毁坏。3 、由于CK和CKN分别为 一操作时钟信号和与该纟乘作时钟信号相位相反 的一反操作时钟信号，无法避免时钟电平翻转造成的电荷损耗，r,输出能量 效率较低。特别是在时钟信号翻转时给电容器Cl或C2的下极板提供电荷的 驱动器会流过从^V到GND的穿通电流，以及在时钟信号翻转时因开关P6和 P5、 P7和P8同时导通造成电荷A^电位高的CP1 (或CP2 )向电位4氐的CP2 (或 CP1)回流。在输出大电流应用时流过各个金属氧化物半导体(MOS)的电流 较大，而且由于各个金属氧化物半导体(MOS)的尺寸较大，寄生电容较大，时钟信号电平翻转的上升时间和下降时间较长，上述两个电荷损耗问题尤为严重。并且由于本方案结构特点限制，即使将CK和CKN改为两相不交迭时钟 信号，也无法同时解决上述两个电荷损耗问题。
技术实现思路
本专利技术实施例提供一种信号输出设备、电荷泵、倍压器及一种输出电流的 方法，以解决现有技术中存在的当输出电压r。ur高于输入电压rw的情况下输出大电流时，金属氧化物半导体易遭受静电放电或者闩锁效应的毁坏和电路能 量输出效率较低的问题。一种信号输出设备，该设备包括第 一信号产生模块，用于产生摆幅为输入电压rw至2 w的第 一振荡信 号，摆幅为0至P^并且与第一振荡信号相位相同的第二振荡信号；第二信号产生模块，用于将所述第一振荡信号和所述第二振荡信号作为触 发信号，将输入电压转变成摆幅为0至2x^V的第一输出信号并输出，该第一输出信号与所述第一振荡信号相位相同。 一种电荷泵，该电荷泵包括信号输出模块，用于输出摆幅为0至2xP本文档来自技高网...

【技术保护点】
一种信号输出设备，其特征在于，该设备包括：　　　　第一信号产生模块，用于产生摆幅为输入电压Ｖ↓［ＩＮ］至２×Ｖ↓［ＩＮ］的第一振荡信号，摆幅为０至Ｖ↓［ＩＮ］并且与第一振荡信号相位相同的第二振荡信号；　　　　第二信号产生模块，用于将所述第一振荡信号和所述第二振荡信号作为触发信号，将输入电压转变成摆幅为０至２×Ｖ↓［ＩＮ］的第一输出信号并输出，该第一输出信号与所述第一振荡信号相位相同。

【技术特征摘要】

【专利技术属性】
技术研发人员：倪陈志，熊江，
申请(专利权)人：炬力集成电路设计有限公司，
类型：发明
国别省市：44[中国|广东]