电流源耦合型高压晶闸管阀组触发单元制造技术

一种电流源耦合型高压晶闸管阀组触发单元，它涉及一种晶闸管阀组触发电路，目的是解决现有的晶闸管触发电路的同步触发时间长，高、低侧没有电气隔离的问题。本发明专利技术的ＥＭＩ电路的输出端与ＢＵＣＫ恒流电路的输入端相连，ＢＵＣＫ恒流电路的输出端与全桥电路的输入端相连，全桥电路的两个输出端与高压电缆相连，高压电缆上穿有ｎ个磁环，每个磁环上均绕有一个副边线圈，每个副边线圈的引出端均与一个副边触发电路的输入端相连，全桥控制电路的八个输出端分别与全桥电路的八个控制端相连，ｎ为自然数。同步触发时间短，达到了１μｓ，而且高、低侧电气被有效的隔离。

【技术实现步骤摘要】

本专利技术涉及一种晶闸管阀组触发电路，特别是电流耦合型、高压的晶 闸管阀组触发电路。
技术介绍
在高电压大电流的电力电子领域，往往需要将多个耐压等级较低的功率半 导体器件串联使用以使半导体开关达到更高的耐压等级，串联多只低压功率半 导体开关的成本要比使用单只高耐压等级的开关器件低。以晶闸管为例，由于 受晶闸管耐压等级的限制，在中高压领域里，必须将多个晶闸管串联使用，其 关键技术是实现多个晶闸管导通的同步性并且满足多个串联晶闸管驱动之间 以及其与控制低压侧之间的隔离强度。通常使用脉冲变压器产生强触发脉冲来 实现多个串联晶闸管的同时触发，这需要良好的输入电压同步性，在串联的晶 闸管数量较少的情况下，可以把脉冲变压器串联使用，脉冲变压器的原边使用 同一个电源供电，控制与电源串联的三极管的导通来实现脉冲变压器的同步， 这种方法输出的脉冲上升时间往往达不到晶闸管强触发的要求，而且在需要的. 脉冲路数增加时，对三极管的功率要求大大增加，现有触发电路技术的同步触发时间在10us左右，触发时间长，而且高、低压侧没有电气隔离。
技术实现思路
本专利技术的目的是解决现有的晶闸管触发电路的同步触发时间长，高、低侧 没有电气隔离的问题，设计了 一种电流源耦合型高压晶闸管阀组触发单元。本专利技术包括全桥电路、全桥控制电路、EM电路、BUCK恒流电路，它 还包括高压电缆、n个磁环、n个副边线圈和n个副边触发电路，EMI电路的 输出端与BUCK恒流电路的输入端相连，BUCK恒流电路的输出端与全桥电 路的输入端相连，全桥电路的两个输出端与高压电缆的两端相连，高压电缆上 穿有n个磁环，每个磁环上均绕有一个副边线圈，每个副边线圈的两端分别与 一个副边触发电路的两个输入端相连，全桥控制电路的八个输出端分别与全桥 电路的八个控制端相连，全桥电路由第一MOS.开关管Ql、第二MOS开关管Q2、第三MOS开关管Q3、第四MOS开关管Q4、第一电容C1、第二电容 C2、第三电容C3和第四电容C4组成，第一 MOS开关管Ql的源极与第三 MOS开关管Q3的漏极相连，第一 MOS开关管Ql的漏极和第三MOS开关 管Q3的源极作为全桥电路的输入端，第一电容Cl的两端分别与第一 MOS 开关管Ql的源、漏极相连，第三电容C3的两端分别与第三MOS开关管Q3 的源、漏极相连，第二 MOS开关管Q2的源极与第四MOS开关管Q4的漏极 相连，第二 MOS开关管Q2的漏极与第一 MOS开关管Ql的漏极相连，第二 电容C2的两端分别与第二 MOS开关管Q2的源、漏极相连，第四MOS开关 管Q4的源极与第三MOS开关管Q3的源极相连，第四电容C4的两端分别与 第四MOS开关管Q4的源、漏极相连，第一MOS开关管Ql的源极引出线与 第二 MOS开关管Q2的源极引出线作为全桥电路的两个输出端，第一 MOS 开关管Ql的栅极作为全桥电路的第一个控制端，第一 MOS开关管Ql的源 极引出线作为全桥电路的第二个控制端，第三MOS开关管Q3的栅极作为全 桥电路的第三个控制端，第三MOS开关管Q3的源极引出线作为全桥电路的 第四个控制端，第二 MOS开关管Q2的栅极作为全桥电路的第五个控制端， 第二 MOS开关管Q2的源极引出线作为全桥电路的第六个控制端，第四MOS 开关管Q4的栅极作为全桥电路的第七个控制端，第四MOS开关管Q4的源 极引出线作为全桥电路的第八个控制端，n为自然数。本专利技术的优点是同步触发时间短，达到了 1ps，而且高、低侧电气被 有效的隔离。附图说明图1是本专利技术的结构示意图，图2是实施方式二的结构示意图，图3是实 施方式三结构示意图，图4是外部触发信号波形示意图，图5是各开关管开关 时序图，图6是全桥电路输出电流波形示意图，图7是触发晶闸管的电流波形 示意图。具体实施例方式具体实施方式一下面结合图1、图4 图7说明本实施方式，本实施方 式由全桥电路l、全桥控制电路2、高压电缆3、 n个磁环4、 n个副边线圈5、 n个副边触发电路6、 EMI电路7和BUCK恒流电路8组成，EMI电路7的输出端与BUCK恒流电路8的输入端相连，BUCK恒流电路8的输出端与全桥 电路1的输入端相连，全桥电路1的两个输出端与高压电缆3的两端相连，高 压电缆3上穿有n个磁环4，每个磁环4上均绕有一个副边线圈5，每个副边 线圈5的两端分别与一个副边触发电路6的两个输入端相连，全桥控制电路2 的八个输出端分别与全桥电路1的八个控制端相连，全桥电路1由第一MOS 开关管Q1、第二MOS开关管Q2、第三MOS开关管Q3、第四MOS开关管 Q4、第一电容Cl、第二电容C2、第三电容C3和第四电容C4组成，第一 MOS开关管Ql的源极与第三MOS开关管Q3的漏极相连，第一 MOS开关 管Ql的漏极和第三MOS开关管Q3的源极作为全桥电路1的输入端，第一 电容C1的两端分别与第一 MOS开关管Ql的源、漏极相连，第三电容C3的 两端分别与第三MOS开关管Q3的源、漏极相连，第二 MOS开关管Q2的源 极与第四MOS开关管Q4的漏极相连，第二 MOS开关管Q2的漏极与第一 MOS开关管Ql的漏极相连，第二电容C2的两端分别与第二 MOS开关管Q2 的源、漏极相连，第四MOS开关管Q4的源极与第三MOS开关管Q3的源极 相连，第四电容C4的两端分别与第四MOS开关管Q4的源、漏极相连，第 一 MOS开关管Ql的源极引出线与第二 MOS开关管Q2的源极引出线作为全 桥电路1的两个输出i器，第一 MOS开关管Ql的栅极作为全桥电路1的第一 个控制端，第一 MOS开关管Ql的源极引出线作为全桥电路1的第二个控制 端，第三MOS开关管Q3的栅极作为全桥电路1的第三个控制端，第三MOS 开关管Q3的源极引出线作为全桥电路1的第四个控制端，第二 MOS开关管 Q2的栅极作为全桥电路1的第五个控制端，第二 MOS开关管Q2的源极引出 线作为全桥电路1的第六个控制端，第四MOS开关管Q4的栅极作为全桥电 路1的第七个控制端，第四MOS开关管Q4的源极引出线作为全桥电路1的 第八个控制端，n为自然数。副边触发电路6:简单的整流电路，采用快恢复二极管，将高压电缆3上 的电流波形(如图6)去掉负半周，只留正半周方波电流信号(如图7)用于 驱动晶闸管；EMI电路7:共差模电感和X、 Y电容，将交流电源220V电压整流滤波 得到接近直流的电压；BUCK恒流电路8:由MOSFET开关管、电感、电容、二极管组成，将 EMI电路7输出的接近直流的电压转换成纹波很小、幅值恒定的直流信号。具体实施方式二下面结合图2说明本实施方式，本实施方式与实施方式 一的不同之外在于全桥控制电路2由第一 MOSFET驱动芯片2-1、第二 MOSFET驱动芯片2-2、方波振荡器2-3和反向器2-4组成，第一 MOSFET驱 动芯片2-1的高端栅极输出管脚Gl为全桥控帝j电路2的第一个输出端，第一 MOSFET驱动芯片2-1的高端源极输出管脚Sl为全桥控制电路2的第二输出 端，第一 MOSFET驱动芯片2-1的低端栅极输出管脚G3为全桥控制电路2 的第三输出端，第一 MOSFET驱动芯片2-1的低端源极输出管脚POWGND 为全桥控制电路2的第四输出端，第本文档来自技高网...

【技术保护点】
一种电流源耦合型高压晶闸管阀组触发单元，它包括全桥电路（１）、全桥控制电路（２）、ＥＭＩ电路（７）、ＢＵＣＫ恒流电路（８），其特征在于它还包括高压电缆（３）、ｎ个磁环（４）、ｎ个副边线圈（５）和ｎ个副边触发电路（６），ＥＭＩ电路（７）的输出端与ＢＵＣＫ恒流电路（８）的输入端相连，ＢＵＣＫ恒流电路（８）的输出端与全桥电路（１）的输入端相连，全桥电路（１）的两个输出端与高压电缆（３）的两端相连，高压电缆（３）上穿有ｎ个磁环（４），每个磁环（４）上均绕有一个副边线圈（５），每个副边线圈（５）的两端分别与一个副边触发电路（６）的两个输入端相连，全桥控制电路（２）的八个输出端分别与全桥电路（１）的八个控制端相连，全桥电路（１）由第一ＭＯＳ开关管Ｑ１、第二ＭＯＳ开关管Ｑ２、第三ＭＯＳ开关管Ｑ３、第四ＭＯＳ开关管Ｑ４、第一电容Ｃ１、第二电容Ｃ２、第三电容Ｃ３和第四电容Ｃ４组成，第一ＭＯＳ开关管Ｑ１的源极与第三ＭＯＳ开关管Ｑ３的漏极相连，第一ＭＯＳ开关管Ｑ１的漏极和第三ＭＯＳ开关管Ｑ３的源极作为全桥电路（１）的输入端，第一电容Ｃ１的两端分别与第一ＭＯＳ开关管Ｑ１的源、漏极相连，第三电容Ｃ３的两端分别与第三ＭＯＳ开关管Ｑ３的源、漏极相连，第二ＭＯＳ开关管Ｑ２的源极与第四ＭＯＳ开关管Ｑ４的漏极相连，第二ＭＯＳ开关管Ｑ２的漏极与第一ＭＯＳ开关管Ｑ１的漏极相连，第二电容Ｃ２的两端分别与第二ＭＯＳ开关管Ｑ２的源、漏极相连，第四ＭＯＳ开关管Ｑ４的源极与第三ＭＯＳ开关管Ｑ３的源极相连，第四电容Ｃ４的两端分别与第四ＭＯＳ开关管Ｑ４的源、漏极相连，第一ＭＯＳ开关管Ｑ１的源极引出线与第二ＭＯＳ开关管Ｑ２的源极引出线作为全桥电路（１）的两个输出端，第一ＭＯＳ开关管Ｑ１的栅极作为全桥电路（１）的第一个控制端，第一ＭＯＳ开关管Ｑ１的源极引出线作为全桥电路（１）的第二个控制端，第三ＭＯＳ开关管Ｑ３的栅极作为全桥电路（１）的第三个控制端，第三ＭＯＳ开关管Ｑ３的源极引出线作为全桥电路（１）的第四个控制端，第二ＭＯＳ开关管Ｑ２的栅极作为全桥电路（１）的第五个控制端，第二ＭＯＳ开关管Ｑ２的源极引出线作为全桥电路（１）的第六个控制端，第四ＭＯＳ开关管Ｑ４的栅极作为全桥电路（１）的第七个控制端，第四ＭＯＳ开关管Ｑ４的源极引出线作为全桥电路（１）的第八个控制端，ｎ为自然数。...

【技术特征摘要】

【专利技术属性】
技术研发人员：徐殿国，高强，陈密，王葆华，
申请(专利权)人：哈尔滨同为电气股份有限公司，
类型：发明
国别省市：93[中国|哈尔滨]