显示面板的驱动电路及显示设备制造技术

本申请公开了显示面板的驱动电路及显示设备，该驱动电路包括电源模块和与电源模块连接的升压模块，电源模块用于输出第一逻辑电压、第一负基准电压和第一正基准电压，驱动电路包括电源时序控制电路，电源时序控制电路连接在电源模块和升压模块之间，电源时序控制电路用于接收第一逻辑电压、第一负基准电压和第一正基准电压，并向升压模块依次输出第二逻辑电压、第二负基准电压和第二正基准电压。基于上述方式，可提高驱动电路的可靠性。可提高驱动电路的可靠性。可提高驱动电路的可靠性。

【技术实现步骤摘要】
显示面板的驱动电路及显示设备


[0001]本申请涉及显示
，特别是涉及显示面板的驱动电路及显示设备。

技术介绍

[0002]现有技术中，在显示面板的驱动电路中通常会设置有相互连接的电源模块和升压模块，电源模块用于向升压模块输出逻辑电压、负基准电压和正基准电压，以供升压模块基于接收到的电压进行相应的升压处理。
[0003]现有技术的缺陷在于，在电源芯片生成逻辑电压、负基准电压和正基准电压时，通常会在接收到电源电压后，同步生成并向升压模块输出逻辑电压和正基准电压，之后才能够生成并向升压模块输出负基准电压，在升压模块未接收到负基准电压而接收到逻辑电压和正基准电压时，有可能使升压模块触发过流保护机制而使得整个驱动电路无法正常运作，进而降低了驱动电路的可靠性。

技术实现思路

[0004]本申请主要解决的技术问题是如何提高驱动电路的可靠性。
[0005]为了解决上述技术问题，本申请采用的第一个技术方案是：一种显示面板的驱动电路，包括电源模块和与电源模块连接的升压模块，电源模块用于输出第一逻辑电压、第一负基准电压和第一正基准电压，驱动电路包括电源时序控制电路，电源时序控制电路连接在电源模块和升压模块之间，电源时序控制电路用于接收第一逻辑电压、第一负基准电压和第一正基准电压，并向升压模块依次输出第二逻辑电压、第二负基准电压和第二正基准电压。
[0006]其中，电源时序控制电路包括第一时序电路、第二时序电路和第三时序电路；第一时序电路用于在第一逻辑电压达到预设逻辑电压差阈值时向升压模块输出第二逻辑电压；第二时序电路用于在升压模块接收到第一逻辑电压后，向升压模块输出第二负基准电压；第三时序电路用于在升压模块接收到第一负基准电压后，向升压模块输出第二正基准电压。
[0007]其中，第一时序电路的输入端连接电源模块，第一时序电路的输出端连接升压模块；第二时序电路的输入端连接电源模块，第二时序电路的输出端连接升压模块，第二时序电路的驱动端连接第一时序电路的输出端；第三时序电路的输入端连接电源模块，第三时序电路的输出端连接升压模块，第三时序电路的驱动端连接第二时序电路的输出端。
[0008]其中，第一时序电路包括：第一开关管，第一开关管的一端连接电源模块的逻辑电压输出端，第一开关管的另一端连接升压模块的逻辑电压输入端；第一电阻，第一电阻的一端连接第一开关管的一端，第一电阻的另一端连接第一开关管的驱动端；第二电阻，第二电阻的一端连接第一开关管的驱动端，第二电阻的另一端接地。
[0009]其中，第二时序电路包括：第二开关管，第二开关管的一端连接电源模块的负基准电压输出端，第二开关管的另一端连接升压模块的负基准电压输入端；第三电阻，第三电阻
的一端连接第二开关管的一端，第三电阻的另一端连接第二开关管的驱动端；第四电阻，第四电阻的一端连接第二开关管的驱动端，第四电阻的另一端连接升压模块的逻辑电压输入端。
[0010]其中，第三时序电路包括：第三开关管，第三开关管的一端连接电源模块的正基准电压输出端，第三开关管的另一端连接升压模块的正基准电压输入端；第五电阻，第五电阻的一端连接第三开关管的一端，第五电阻的另一端连接第三开关管的驱动端；第六电阻，第六电阻的一端连接第三开关管的驱动端，第六电阻的另一端连接升压模块的负基准电压输入端。
[0011]其中，第一开关管为PMOS管，第一开关管的一端为源极，第一开关管的驱动端为栅极；第二开关管为NMOS管，第二开关管的一端为源极，第二开关管的驱动端为栅极；第三开关管为PMOS管，第三开关管的一端为源极，第三开关管的驱动端为栅极；在第一开关管的栅源电压差达到第一电压差阈值时，第一开关管的一端与另一端导通，其中，第一开关管的栅源电压差为将第一逻辑电压乘以第一电阻比所得到的积，第一电阻比为将第一电阻的阻值除以第一电阻的阻值与第二电阻的阻值之和所得到的商；在第二开关管的栅源电压差达到第二电压差阈值时，第二开关管的一端与另一端导通，其中，第二开关管的栅源电压差为将第一电压差乘以第二电阻比所得到的积，第一电压差为第二逻辑电压与第一负基准电压的差值，第二电阻比为将第三电阻的阻值除以第三电阻的阻值与第四电阻的阻值之和所得到的商；在第三开关管的栅源电压差达到第三电压差阈值时，第三开关管的一端与另一端导通，其中，第三开关管的栅源电压差为将第二电压差乘以第三电阻比所得到的积，第二电压差为第一正基准电压与第二负基准电压的差值，第三电阻比为将第五电阻的阻值除以第五电阻的阻值与第六电阻的阻值之和所得到的商。
[0012]其中，电源模块包括降压电路、负压电路和加压电路；降压电路接收电源电压并基于电源电压输出第一逻辑电压，负压电路接收电源电压并基于电源电压输出第一负基准电压，加压电路接收电源电压并基于电源电压输出第一正基准电压。
[0013]其中，升压模块包括逻辑电路和电压提升电路，逻辑电路与电压提升电路连接；逻辑电路接收第二逻辑电压，电压提升电路分别接收第二负基准电压和第二正基准电压。
[0014]为了解决上述技术问题，本申请采用的第二个技术方案是：一种显示设备，包括显示面板、处理器和上述显示面板的驱动电路。
[0015]本申请的有益效果在于：区别于现有技术，本申请通过在电源模块和升压模块之间设置一电源时序控制电路，通过电源时序控制电路接收第一逻辑电压、第一负基准电压和第一正基准电压，并基于接收到的电压向升压模块依次输出第二逻辑电压、第二负基准电压和第二正基准电压，使得升压模块能够依次接收到逻辑电压、负基准电压和正基准电压，避免误触发升压模块的过流保护机制而使得整个驱动电路无法正常运作，提高了驱动电路的可靠性。
附图说明
[0016]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他
的附图。
[0017]图1是本申请显示面板的驱动电路的第一实施例的结构示意图；
[0018]图2是本申请显示面板的驱动电路的第二实施例的结构示意图；
[0019]图3是本申请显示面板的驱动电路的第三实施例的结构示意图；
[0020]图4是本申请一应用场景中的电压波形示意图；
[0021]图5是本申请显示面板的驱动电路的第四实施例的结构示意图；
[0022]图6是本申请显示设备的一实施例的结构示意图。
[0023]附图标记为：电源模块11；降压电路111；负压电路112；加压电路113；升压模块12；逻辑电路121；电压提升电路122；电源时序控制电路13；第一时序电路131；第一开关管1311；第一电阻1312；第二电阻1313；第二时序电路132；第二开关管1321；第三电阻1322；第四电阻1323；第三时序电路133；第三开关管1331；第五电阻1332；第六电阻1333；显示设备60；驱动电路61；处理器62；显本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种显示面板的驱动电路，包括电源模块和与所述电源模块连接的升压模块，所述电源模块用于输出第一逻辑电压、第一负基准电压和第一正基准电压，其特征在于，所述驱动电路包括电源时序控制电路，所述电源时序控制电路连接在所述电源模块和所述升压模块之间，所述电源时序控制电路用于接收所述第一逻辑电压、所述第一负基准电压和所述第一正基准电压，并向所述升压模块依次输出第二逻辑电压、第二负基准电压和第二正基准电压。2.根据权利要求1所述的驱动电路，其特征在于，所述电源时序控制电路包括第一时序电路、第二时序电路和第三时序电路；所述第一时序电路用于在所述第一逻辑电压达到预设逻辑电压差阈值时向所述升压模块输出所述第二逻辑电压；所述第二时序电路用于在所述升压模块接收到所述第一逻辑电压后，向所述升压模块输出所述第二负基准电压；所述第三时序电路用于在所述升压模块接收到所述第一负基准电压后，向所述升压模块输出所述第二正基准电压。3.根据权利要求2所述的驱动电路，其特征在于，所述第一时序电路的输入端连接所述电源模块，所述第一时序电路的输出端连接所述升压模块；所述第二时序电路的输入端连接所述电源模块，所述第二时序电路的输出端连接所述升压模块，所述第二时序电路的驱动端连接所述第一时序电路的输出端；所述第三时序电路的输入端连接所述电源模块，所述第三时序电路的输出端连接所述升压模块，所述第三时序电路的驱动端连接所述第二时序电路的输出端。4.根据权利要求2或3所述的驱动电路，其特征在于，所述第一时序电路包括：第一开关管，所述第一开关管的一端连接所述电源模块的逻辑电压输出端，所述第一开关管的另一端连接所述升压模块的逻辑电压输入端；第一电阻，所述第一电阻的一端连接所述第一开关管的一端，所述第一电阻的另一端连接所述第一开关管的驱动端；第二电阻，所述第二电阻的一端连接所述第一开关管的驱动端，所述第二电阻的另一端接地。5.根据权利要求4所述的驱动电路，其特征在于，所述第二时序电路包括：第二开关管，所述第二开关管的一端连接所述电源模块的负基准电压输出端，所述第二开关管的另一端连接所述升压模块的负基准电压输入端；第三电阻，所述第三电阻的一端连接所述第二开关管的一端，所述第三电阻的另一端连接所述第二开关管的驱动端；第四电阻，所述第四电阻的一端连接所述第二开关管的驱动端，所述第四电阻的另一端连接所述升压模块的逻辑电压输入端。6.根据权利要求5所述的驱动电路，其特征在于，所述第三时序电路包括：第三开关管，所述第三开关管的一端连接所述电源模块的正基准电压输出端，所...

【专利技术属性】
技术研发人员：王明良，郑浩旋，
申请(专利权)人：惠科股份有限公司，
类型：发明
国别省市：