一种用于高性能电源管理的超低压启动辅助电路制造技术

本发明专利技术公开了一种用于高性能电源管理的超低压启动辅助电路，其包含用于驱动P型功率管的低电压启动辅助电路以及用于驱动N型功率管的低电压启动辅助电路；本发明专利技术利用电容的电荷存储特性产生两个辅助电压，可以实现在电源管理电路的电源电压较小时，尤其是在需要超低压启动的BOOST型DCDC转换器中，能够驱动P型功率管及N型功率管使输出电压上升从而启动转换器各个模块。器各个模块。器各个模块。

【技术实现步骤摘要】
一种用于高性能电源管理的超低压启动辅助电路


[0001]本专利技术属于电源管理领域，特别涉及一种用于高性能电源管理的超低压启动辅助电路，主要应用在需要低压启动的Boost型DC/DC转换器中。

技术介绍

[0002]用于高性能电源管理的超低压启动辅助电路是一种通过环形振荡器及电荷泵构成的启动电路。当电源电压极低时，芯片无法实现自启动，需要通过辅助电路实现电路的启动。随着依靠锂电池来实现能量供给的便携式设备不断发展，锂电池有限的电量制约着便携式设备的应用，低压启动电路在电源芯片中的地位也愈发重要。用于高性能电源管理的超低压启动辅助电路因其易于实现，集成度高占用芯片面积小等特点被应用在集成电路芯片中。

技术实现思路

[0003]根据电容的电荷存储特性，设计出一种用于高性能电源管理的超低压启动辅助电路，该电路可以实现在电源电压很低时，产生一个负压和一个倍增电压，分别用于驱动P型功率管和N型功率管，实现电源管理电路的自启动。
[0004]本专利技术的技术方案是这样实现的：
[0005]一种用于高性能电源管理的超低压启动辅助电路，包含两个，一个产生负压用于驱动P型功率管MP0，一个产生倍增电压用于驱动N型功率管MN0。产生负压用于驱动P型功率管MP0的电路，包含低压时钟产生电路以及负压产生电路。低压时钟电路由第一级反相器，反相器INV1、INV2，与非门NAND2_1，最后一级反相器，电组R1，电容C1，以及P型MOS管MP3构成，其中第一级反相器由P型MOS管MP1及N型MOS管MN1组成，最后一级反相器由P型MOS管MP2及N型MOS管MN2组成。负压产生电路由N型MOS管MN3，MN4以及电容C2。产生倍增电压用于驱动N型功率管MN0的电路，包含低压时钟产生电路以及倍增电压产生电路。低压时钟电路由第一级反相器，反相器INV3、INV4，与非门NAND2_2，最后一级反相器，电组R2，电容C3，以及P型MOS管MP4构成，其中第一级反相器由P型MOS管MP5及N型MOS管MN5组成，最后一级反相器由P型MOS管MP6及N型MOS管MN6组成。倍增电压产生电路由P型MOS管MP7,MP8,MP9及MP10以及电容C4、C5、C6构成。
[0006]所述的用于产生负压驱动P型功率管MP0的辅助电路，包含低压时钟产生电路以及负压产生电路。低压时钟电路由第一级反相器，反相器INV1，与非门NAND2_1，反相器INV2，最后一级反相器，电阻R1，电容C1，以及P型MOS管MP3构成。其中第一级反相器由P型MOS管MP1及N型MOS管MN1组成，P型MOS管MP1的栅极与N型MOS管MN1的栅极相连接，MP1的漏极与MN1的漏极相连接并连接到反相器INV1的输入端，P型MOS管MP3的漏极与反相器INV1的输入端相连接，P型MOS管MP3的栅极与反相器INV1的输出端相连接。反相器INV1的输出端与两输入与非门NAND2_1的B端相连接，A端为电路的使能信号EN_P。两输入与非门NAND2_1的输出端为时钟信号CLKN_P,并与反相器INV2的输入端相连接。反相器INV2的输出端为时钟信号
CLK_P，并与最后一级反相器的P型MOS管MP2栅极以及N型MOS管MN2的栅极连接在一起。P型MOS管MP2栅极的漏极与N型MOS管MN2的漏极连接在一起，并于电阻R1相连接。电阻R1的另一端与电容C1相连接，并与第一级反相器的P型MOS管PM1栅极以及N型MOS管MN1栅极连接在一起。电容C1的另一端接地。负压产生电路由N型MOS管MN3、MN4以及电容C2组成。N型MOS管MN3的栅极接时钟信号CLKN_P,漏极为输出端PGATE。N型MOS管MN3的源极与N型MOS管MN4的漏极相连接，并与电容C2的一端X相连接，电容C2的另一端与时钟输出信号CLK_P相连接。N型MOS管MN4的栅极接时钟信号CLKN，源极接地。
[0007]设SW的电源电压为VDD。当时钟信号CLK_P为高时，N型MOS管MN4导通，电容C2的一端X点接地，另一端接CLK_P为高电平VDD。电容充满时存储的电荷总量：
[0008]Q＝C*VDD
[0009]其中，C为电容C2的容值，VDD为时钟高电平电压值。
[0010]当时钟信号CLKN_P为高时，N型MOS管MN3导通，由于C2电容上电荷总量不变，当电容C2的一端接CLK_P为低电平时，另一端X点电压则为
‑
VDD，故输出电压PGATE的值即为X端电压值
‑
VDD。
[0011]所述的用于产生倍增电压驱动N型功率管MN0的辅助电路，包含低压时钟产生电路以及倍增电压产生电路。低压时钟电路由第一级反相器，反相器INV3，与非门NAND2_2，反相器INV4，最后一级反相器，电阻R21，电容C3，以及P型MOS管MP4构成。其中第一级反相器由P型MOS管MP5及N型MOS管MN5组成，P型MOS管MP5的栅极与N型MOS管MN5的栅极相连接，MP5的漏极与MN5的漏极相连接并连接到反相器INV3的输入端，P型MOS管MP4的漏极与反相器INV2的输入端相连接，栅极与反相器INV2的输出端相连接。反相器INV2的输出端与两输入与非门NAND2_2的B端相连接，A端为电路的使能信号EN_N。两输入与非门NAND2_2的输出端为时钟信号CLKN_N,并与反相器INV4的输入端相连接。反相器INV4的输出端为时钟信号CLK_N，并与最后一级反相器的P型MOS管MP6栅极以及N型MOS管MN6的栅极连接在一起。P型MOS管MP6栅极的漏极与N型MOS管MN6的漏极连接在一起，并于电阻R2相连接。电阻R2的另一端与电容C3相连接，并与第一级反相器的P型MOS管MP5栅极以及N型MOS管MN5栅极连接在一起。电容C2的另一端接地。倍增电压产生电路由N型MOS管MP7、MP8、MP9、MP10以及电容C4、C5、C6组成。P型MOS管MN7的栅极接时钟信号CLKN_N,漏极接VOUT。P型MOS管MN7的源极与电容C4的一端连接，并与P型MOS管MP8的漏极以及P行MOS管MP9的栅极相连接，该点为Y1点。电容C4的另一端与时钟信号CLKN_N相连接。P型MOS管MP8的栅极接时钟信号CLK_N，源极接P型MOS管MP9的漏极，并与电容C5的一端以及P型MOS管MP10的栅极相连接，此点为Y2点。P型MOS管MP10的漏极接电容C6的一端，此点为Y3点。电容C6的另一端接时钟信号CLKN_N。P型MOS管MP10的源极为输出点NGATE。
[0012]设时钟信号高电压为VDD，功率管电源电压为PVDD。理想情况下PVDD和VDD电压值相同，电容C4、C5、C6的电容值一致。当时钟信号CLKN_N为低电平时，CLK_N为高电平，P型MOS管MP7导通，电容C4的一端接CLKN_N为低电平，另一端Y1点充电至高电平VDD；当时钟信号CLKN_N为高电平时，CLK_N为低电平，此时P型MOS管MP8导通，电容C4电荷放电至电容C5上，Y2点电压被抬本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于高性能电源管理的超低压启动辅助电路，其特征在于，所述的辅助电路包含两个，一个产生负压用于驱动P型功率管MP0，一个产生倍增电压用于驱动N型功率管MN0，产生负压用于驱动P型功率管MP0的电路，包含低压时钟产生电路以及负压产生电路，低压时钟电路由第一级反相器，反相器INV1、INV2，与非门NAND2_1，最后一级反相器，电组R1，电容C1，以及P型MOS管MP3构成，其中第一级反相器由P型MOS管MP1及N型MOS管MN1组成，最后一级反相器由P型MOS管MP2及N型MOS管MN2组成，负压产生电路由N型MOS管MN3，MN4以及电容C2，产生倍增电压用于驱动N型功率管MN0的电路，包含低压时钟产生电路以及倍增电压产生电路，低压时钟电路由第一级反相器，反相器INV3、INV4，与非门NAND2_2，最后一级反相器，电组R2，电容C3，以及P型MOS管MP4构成，其中第一级反相器由P型MOS管MP5及N型MOS管MN5组成，最后一级反相器由P型MOS管MP6及N型MOS管MN6组成，倍增电压产生电路由P型MOS管MP7,MP8,MP9及MP10以及电容C4、C5、C6构成。2.根据权利要求1所述的一种用于高性能电源管理的超低压启动辅助电路，其特征在于，所述的用于产生负压驱动P型功率管MP0的辅助电路，包含低压时钟产生电路以及负压产生电路，低压时钟电路由第一级反相器，反相器INV1，与非门NAND2_1，反相器INV2，最后一级反相器，电阻R1，电容C1，以及P型MOS管MP3构成，其中第一级反相器由P型MOS管MP1及N型MOS管MN1组成，P型MOS管MP1的栅极与N型MOS管MN1的栅极相连接，MP1的漏极与MN1的漏极相连接并连接到反相器INV1的输入端，P型MOS管MP3的漏极与反相器INV1的输入端相连接，P型MOS管MP3的栅极与反相器INV1的输出端相连接，反相器INV1的输出端与两输入与非门NAND2_1的B端相连接，A端为电路的使能信号EN_P，两输入与非门NAND2_1的输出端为时钟信号CLKN_P,并与反相器INV2的输入端相连接，反相器INV2的输出端为时钟信号CLK_P，并与最后一级反相器的P型MOS管MP2栅极以及N型MOS管MN2的栅极连接在一起，P型MOS管MP2栅极的漏极与N型MOS管MN2的漏极连接在一起，并于电阻R1相连接，电阻R1的另一端与电容C1相连接，并与第一级反相器的P型MOS管PM1栅极以及N型MOS管MN1栅极连接在一起，电容C1的另一端接地，负压产生电路由N型MOS管MN3、MN4以及电容C2组成，N型MOS管MN3的栅极接时钟信号CLKN_P,漏极为输出端PGATE，N型MOS管MN3的源极与N型MOS管MN4的漏极相连接，并与电容C2的一端X相连接，电容C2的另一端与时钟输出信号CLK_P相连接，N型MOS管MN4的栅极接时钟信号CLKN，源极接地。3.根据权利要求2所述的一种用于高性能电源管理的超低压启动辅助电路，其特征在于，设电源电压为VDD，当时钟信号CLK_P为高时，N型MOS管MN4导通，电容C2的一端X点接地，另一端接CLK_P为高电平VDD，电容充满时存储的电荷总量：Q＝C*VDD其中，C为电容C2的容值，VDD为时钟高电平电压值；当时钟信号CLKN_P为高时，N型MOS管MN3导通，由于C2电容上电荷总量不变，当电容C2的一端接CLK_P为低电平时，另一端X点电压则为
‑
...

【专利技术属性】
技术研发人员：王勇，孙权，王晓飞，夏雪，袁婷，王婉，
申请(专利权)人：西安航天民芯科技有限公司，
类型：发明
国别省市：