一种晶振振荡检测电路制造技术

本申请提供了一种晶振振荡检测电路，该晶振振荡检测电路包括用于检测高频晶振由起振至平稳的第一检测电路和第二检测电路；第一检测电路在第一时间内利用RC时钟对高频晶振的振动频次多次检测，在第一时间之内的任意时段的两次振动频次相差最小数值时，第一检测电路停止检测；振动频次处于平稳状态的高频晶振进行分频；第二检测电路在第二时间内利用RC时钟对的高频晶振的分频振动频次多次检测，在第二时间之内的任意时段的两次分频振动频次相差最小数值时，第二检测电路停止检测。以上描述中可以看出，利用RC时钟精确计算高频晶振由起振至完全稳定的时间点，不需要再反复试验得出起振时间，最大程度规避资源浪费，降低芯片死机概率。机概率。机概率。

【技术实现步骤摘要】
一种晶振振荡检测电路


[0001]本申请涉及到集成电路
，尤其涉及到一种晶振振荡检测电路。

技术介绍

[0002]芯片的工作期间可以分为“休眠期”和“唤醒期”，休眠期内，高频晶振休眠，由低频的RC振荡器(RC振荡器，电阻，电容元件组成的选频网络，产生低频信号。)为芯片休眠期间提供时间基准。唤醒期内，高频晶振(XTAL，External Crystal Oscillator，外接高频晶振；)起振至平稳，为芯片提供精确度极高的时间基准。
[0003]然而高频晶振从起振至平稳需要一定的时间，高频晶振起振平稳后芯片才能开始工作，否则芯片将有可能死机。现有的方案大多通过多次反复测试估算起振时间(T)，让芯片固定延迟一段时间后再开始工作。这种解决方案的缺陷是，由于晶振品质不同，起振至平稳所需时间各异，有可能在T时间前晶振就已经达到平稳状态，浪费芯片工作时间；也有可能T时间后晶振仍未达到平稳状态，芯片开始工作导致死机；且每块开发板都需要做大量的测试以估算时间T。

技术实现思路

[0004]本申请提供了一种晶振振荡检测电路，以最大程度保证芯片工作的稳定性，避免芯片造成死机，
[0005]一种晶振振荡检测电路，包括：用于检测高频晶振由起振至平稳的第一检测电路和第二检测电路；其中，
[0006]所述第一检测电路在第一时间内利用RC时钟对所述高频晶振的振动频次多次检测，在所述第一时间之内的任意时段的两次振动频次相差最小数值时，所述第一检测电路停止检测；
[0007]振动频次处于平稳状态的所述高频晶振进行分频；
[0008]所述第二检测电路在第二时间内利用所述RC时钟对的所述高频晶振的分频振动频次多次检测，在所述第二时间之内的任意时段的两次分频振动频次相差最小数值时，所述第二检测电路停止检测。
[0009]在一个具体的可实施方案中，所述第一时间和所述第二时间为芯片由休眠期至唤醒期的时间基准。
[0010]在一个具体的可实施方案中，所述第一检测电路包括：低频振荡器；
[0011]所述低频振荡器连接所述RC时钟，追踪所述第一时间内的所述高频晶振的振动频次。
[0012]在一个具体的可实施方案中，所述低频振荡器在所述芯片的休眠期持续工作。
[0013]在一个具体的可实施方案中，所述高频晶振在所述第一时间内的振动频次未处于平稳状态时，所述芯片进入休眠期，并在第三时间后所述芯片上电对所述高频晶振重新起振。
[0014]在一个具体的可实施方案中，所述第三时间的时长随多次所述第一时间内的振动频次未处于平稳状态的次数延长。
[0015]在一个具体的可实施方案中，振动频次处于平稳状态的所述高频晶振通过所述芯片打开锁相环进行分频。
[0016]在一个具体的可实施方案中，所述第二检测电路包括：分频时钟；
[0017]所述分频时钟连接所述RC时钟，追踪所述第二时间内的所述高频晶振的分频振动频次。
[0018]在一个具体的可实施方案中，所述第二时间内的所述高频晶振的分频振动频次未处于平稳状态时，所述分频时钟关闭，所述高频晶振重新分频。
[0019]在一个具体的可实施方案中，多次所述第二时间内的所述高频晶振的分频振动频次未处于平稳状态时，所述芯片进入休眠期，并在间隔所述第三时间后所述芯片上电对所述高频晶振重新起振。
[0020]本申请实施中，利用RC时钟测算高频晶振的起振频次，判断高频晶振是否达到稳定状态；并利用锁相环产生高频晶振分频，RC时钟测算分频进行二次验证。从而利用RC时钟精确计算高频晶振由起振至完全稳定的时间点，不需要再反复试验得出起振时间，最大程度规避资源浪费，降低芯片死机概率。
附图说明
[0021]图1为本申请实施例提供的芯片由休眠期至唤醒期的状态示意图；
[0022]图2为本申请实施例提供的高频晶振起振时间示意图；
[0023]图3为本申请实施例提供的晶振振荡检测电路的流程图。
具体实施方式
[0024]为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述。
[0025]首选说明本申请实施例的晶振振荡检测电路的应用场景，高频晶振从起振至平稳需要一定的时间，高频晶振起振平稳后芯片才能开始工作，否则芯片将有可能死机。现有的方案大多通过多次反复测试估算起振时间(T)，让芯片固定延迟一段时间后再开始工作。这种解决方案的缺陷是，由于晶振品质不同，起振至平稳所需时间各异，有可能在T时间前晶振就已经达到平稳状态，浪费芯片工作时间；也有可能T时间后晶振仍未达到平稳状态，芯片开始工作导致死机；且每块开发板都需要做大量的测试以估算时间T。为此，本申请实施例中利用RC时钟精确计算高频晶振由起振至完全稳定的时间点，不需要再反复试验得出起振时间，最大程度规避资源浪费，降低芯片死机概率。
[0026]首先说明的，本申请实施例借助低频振荡器结合RC时钟对高频晶振(XTAL)从起振到平稳状态进行检测，第一时间(T1)检测高频晶振(XTAL)由起振到平稳状态的连续N次的计数振动频次；振动频次平稳后的高频晶振(XTAL)经过分频。第二时间(T2)对分频后的连续M次的计数分频振动频次，直至平稳后，启动芯片运行。
[0027]参考图1～2，本申请中的晶振振荡检测电路用于利用持续工作的RC振荡器计算高频晶振(XTAL)的振动频次，若振动频次在合理范围内，则判定高频晶振(XTAL)已实现稳定
起振，芯片开始工作。且为保证高频晶振(XTAL)稳定起振的可靠性，将进行多次反复验证，以最大程度保证芯片工作的稳定性。
[0028]芯片由休眠期至唤醒期的单次最大时间基准为第一时间(T1)加第二时间(T2)，然而在检测高频晶振(XTAL)在第一时间(T1)或第二时间(T2)内振动或分振异常时，则第一时间(T1)和第二时间(T2)反复进行检测，确保芯片处于稳定状态下运行。同时高频晶振(XTAL)在第一时间(T1)内运行稳定后，则无需等待第一时间(T1)检测完成后对高频晶振(XTAL)进行分频，从而缩短检测时间。同理，在第二时间(T2)内高频晶振(XTAL)的分频振动频次稳定后，则无需等待第二时间(T2)检测完成后启动芯片，缩短因品质不同造成的额定时间检测，避免启动时间的浪费。
[0029]参考图3，图3为申请实施例提供的晶振振荡检测电路的流程图。该晶振振荡检测电路包括用于检测高频晶振(XTAL)由起振至平稳的第一检测电路和第二检测电路。第一检测电路在第一时间(T1)内利用RC时钟对高频晶振(XTAL)的振动频次连续N次检测，在第一时间(T1)之内的任意时段的两次振动频次相差最小数值时，第一检测电路停止检测。该第一检测电路包括：低频振荡器；低频振荡器在芯片的休眠期持续工作。低频振荡器连接RC时钟，追踪第一时间(T1)内的高频晶振(XTAL)的振动频次。
[0030]在第一时间(T1)的高频晶振(XTAL)的任意相邻的两次振动频次相差最小数值时，则判定为本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种晶振振荡检测电路，其特征在于，包括用于检测高频晶振由起振至平稳的第一检测电路和第二检测电路；其中，所述第一检测电路在第一时间内利用RC时钟对所述高频晶振的振动频次多次检测，在所述第一时间之内的任意时段的两次振动频次相差最小数值时，所述第一检测电路停止检测；振动频次处于平稳状态的所述高频晶振进行分频；所述第二检测电路在第二时间内利用所述RC时钟对的所述高频晶振的分频振动频次多次检测，在所述第二时间之内的任意时段的两次分频振动频次相差最小数值时，所述第二检测电路停止检测。2.根据权利要求1所述的晶振振荡检测电路，其特征在于，所述第一时间和所述第二时间为芯片由休眠期至唤醒期的时间基准。3.根据权利要求2所述的晶振振荡检测电路，其特征在于，所述第一检测电路包括：低频振荡器；所述低频振荡器连接所述RC时钟，追踪所述第一时间内的所述高频晶振的振动频次。4.根据权利要求3所述的晶振振荡检测电路，其特征在于，所述低频振荡器在所述芯片的休眠期持续工作。5.根据权利要求4所述的晶振振荡检测电路，其特征在于...

【专利技术属性】
技术研发人员：王肖，蔡杰，
申请(专利权)人：奉加微电子上海有限公司，
类型：发明
国别省市：