用于常数乘法的集成电路、操作其的方法和包括其的装置制造方法及图纸

提供了一种用于常数乘法的集成电路、操作其的方法和包括其的装置。用于生成输入与常数的积的集成电路包括：查找表存储器，被配置为存储与所述常数的倍数对应的种子；处理电路，被配置为生成与从输入提取的多个部分分别对应的多个地址，被配置为基于所述多个地址从查找表存储器接收多个种子，并且被配置为基于所述多个种子生成多个部分积。处理电路被配置为对所述多个部分积进行求和。存储在查找表存储器中的所述多个种子的数量小于所述多个部分乘积的可能值的数量。乘积的可能值的数量。乘积的可能值的数量。

【技术实现步骤摘要】
用于常数乘法的集成电路、操作其的方法和包括其的装置
[0001]本申请基于并要求于2020年12月2日在韩国知识产权局提交的第10
‑
2020
‑
0166966号韩国专利申请的优先权，该韩国专利申请的公开通过引用全部包含于此。


[0002]专利技术构思涉及乘法，并且更具体地，涉及用于常数乘法的集成电路、操作其的方法和包括其的装置。

技术介绍

[0003]在用于处理数字信号的装置中，用于计算被乘数与乘数的积的乘法可以频繁地发生。例如，许多乘积累加(MAC)运算可以发生在被设计为执行机器学习模型的装置中。为了更准确的结果，以低成本和高速度处理乘法的具有增大的大小(例如，位数)的输入(例如，被乘数和/或乘数)可能是重要的。

技术实现思路

[0004]专利技术构思涉及乘法，并且更具体地，涉及同时具有高性能和效率的用于常数乘法的集成电路以及包括该集成电路的装置。
[0005]根据专利技术构思的一些示例实施例，提供了一种用于生成输入与常数的积的集成电路，所述集成电路包括：查找表存储器，被配本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于生成输入与常数的积的集成电路，所述集成电路包括：查找表存储器，被配置为存储与所述常数的倍数对应的种子；以及处理电路，被配置为生成与从输入提取的多个部分分别对应的多个地址，被配置为基于所述多个地址从查找表存储器接收多个种子，并且被配置为基于所述多个种子生成多个部分积，其中，处理电路被配置为对所述多个部分积进行求和，其中，存储在查找表存储器中的种子的数量小于所述多个部分积的可能值的数量。2.如权利要求1所述的集成电路，其中，查找表存储器被配置为存储与所述常数的奇数倍数对应的种子，并且处理电路被配置为响应于从输入提取的部分是偶数，对从查找表存储器接收的种子进行移位。3.如权利要求1所述的集成电路，其中，处理电路被配置为：基于从输入提取的部分来生成至少两个地址，基于所述至少两个地址从查找表存储器接收至少两个种子，并且根据所述至少两个种子生成部分积。4.如权利要求3所述的集成电路，其中，查找表存储器被配置为：存储第一数量的种子，使得部分积通过根据至少一个种子的至少一次移位和一次加法中的至少一个被生成。5.如权利要求3所述的集成电路，其中，处理电路被配置为执行加法和减法中的至少一个，加法和减法基于从输入提取的部分。6.如权利要求1所述的集成电路，其中，查找表存储器被配置为存储与种子分别对应的有效位，并且其中，处理电路被配置为：基于与从输入提取的部分对应的地址来接收第一种子的第一有效位，并且响应于第一有效位被去激活，生成第一种子，将生成的第一种子存储在查找表存储器中，并且将激活的第一有效位存储在查找表存储器中。7.如权利要求1至权利要求6中的任意一项所述的集成电路，其中，从输入提取的所述多个部分中的每个部分与所述多个部分中的其他部分共享至少一个位，并且处理电路被配置为：接收从输入提取的部分并基于种子生成部分积，生成部分积的处理基于布斯编码。8.一种用于生成输入与权重的积的装置，所述装置包括：多个单元，被配置为并行地生成输入与权重的积，权重包括在特征图中，其中，所述多个单元中的每个包括：查找表存储器，被配置为存储与权重的倍数对应的种子；以及处理电路，被配置为：生成与从输入提取的部分对应的地址，并且基于与地址对应的种子生成部分积；其中，处理电路被配置为对多个部分乘积进行求和，其中，存储在查找表存储器中的种子的数量小于部分积的可能值的数量。9.如权利要求8所述的装置，其中，查找表存储器被配置为存储与权重的奇数倍数对应的种子，并且处理电路被配置为：通过响应于从输入提取的部分是偶数而对与地址对应的种子进行移位来生成部分积。
10.如权利...

【专利技术属性】
技术研发人员：全亨峻，河相赫，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：