电压调节器制造技术

一种电压调节器。电压调节器包括输出端、晶体管、主驱动电路及次驱动电路。输出端用以输出输出电压。晶体管的第一端与第二端分别耦接第一电压端与电压调节器的输出端。主驱动电路的输出端耦接晶体管的控制端。次驱动电路耦接于晶体管的控制端与预定电压端之间。当电压调节器操作在启动模式时，由主驱动电路及次驱动电路驱动晶体管，晶体管的控制端与预定电压端透过次驱动电路而电性耦接。当电压调节器操作在正常模式时，由主驱动电路驱动晶体管，晶体管的控制端与预定电压端之间的电性耦接透过次驱动电路而被断开。过次驱动电路而被断开。过次驱动电路而被断开。

【技术实现步骤摘要】
电压调节器


[0001]本专利技术是有关于一种电压调节器，且特别是有关于一种在启动模式中可迅速提升输出电压的电压值的电压调节器。

技术介绍

[0002]现今的电压调节器设计趋势由以往的高功率朝向低功率及增加输出电流的方向发展。然而，这类的电压调节器通常内部组件的反应速度较慢，导致电压调节器将输出电压调节到所需电压值的时间较长。

技术实现思路

[0003]本专利技术提供一种电压调节器，其可达成低功率、迅速启动及减少晶体管损坏的风险。
[0004]本专利技术的电压调节器包括输出端、第一晶体管、主驱动电路及次驱动电路。输出端用以输出一输出电压。第一晶体管包括第一端、第二端及控制端。第一晶体管的第一端耦接第一电压端用以接收第一电压，第一晶体管的第二端耦接电压调节器的输出端。主驱动电路包括第一输入端、第二输入端及输出端。主驱动电路的第一输入端耦接电压调节器的输出端用以接收输出电压，主驱动电路的第二输入端用以接收参考电压，主驱动电路的输出端耦接第一晶体管的控制端。次驱动电路包括第一端及第二端。次驱动电路的第一端耦接第一晶体管的控制端，次驱动电路的第二端耦接预定电压端。当电压调节器操作在启动模式时，由主驱动电路及次驱动电路驱动第一晶体管，第一晶体管的控制端与预定电压端透过次驱动电路而电性耦接。当电压调节器操作在正常模式时，由主驱动电路驱动第一晶体管，第一晶体管的控制端与预定电压端之间的电性耦接透过次驱动电路而被断开。
附图说明
[0005]图1是一种电压调节器的模块图。图2是绘示图1电压调节器在运作时的选定信号的波形图。图3是依照本专利技术的第一实施例的一种电压调节器的模块图。图4是本专利技术的第一实施例中次驱动电路的电路示意图。图5是绘示图4中电压产生电路的电路示意图。图6是绘示图3电压调节器在运作时的选定信号的波形图。图7是本专利技术的第一实施例中另一次驱动电路的电路示意图。图8是本专利技术的第一实施例中另一次驱动电路的电路示意图。图9是本专利技术的第二实施例的一种电压调节器的模块图。图10是本专利技术的第一实施例或第二实施例中另一次驱动电路的电路示意图。图11是本专利技术的第一实施例或第二实施例中另一次驱动电路的电路示意图。符号说明
100、300、900:电压调节器110:主驱动电路210:虚线圆框320、320
‑
1～320
‑
6:次驱动电路410:开关421
‑
1～421
‑
5:控制电路422
‑
1、422
‑
2:触发电路424
‑
1、424
‑
2:逻辑电路426、426
‑
1、426
‑
2:电压产生电路728
‑
1、728
‑
2:PN结组件990、VD1:分压电路C1:电容CL1:钳位电路CS1:控制信号D1、D2:二极管DEL1:延迟电路DET1:侦测电路EAMP:误差放大器IM1～IM4、M1～M4:晶体管IN1、IN2:主驱动电路的输入端INV1、INV2:反相器Io:输出电流KN1、KN2、KN3:触发电路的第一端、第二端、输出端LN1、LN2、LN3:逻辑电路的第一端、第二端、输入端LN41、LN42:逻辑电路的输出端N990
‑
1、N990
‑
2、N990
‑
3:分压电路的第一端、第二端、输出端NOUT:电压调节器的输出端NOUT2、NOUT3:控制电路的输出端OUT1:主驱动电路的输出端PD1～PD2:寄生二极管PG:操作信号PU1、PU2:上拉电路R1～R7:电阻RN1、RN2:控制电路的接收端T0:启动时点T1:工作时点TP1:启动模式TP2:正常模式V1、V2:电压
Vin:输入电压VN1、VN2:电压端VGN1、VGN2、VGN3:电压产生电路的第一端、第二端、输出端Vout:输出电压VPRN:预定电压端Vpr:预定电压Vref:参考电压SDN1、SDN2:次驱动电路的第一端、第二端SN、DN、GN:晶体管的第一端、第二端、控制端
具体实施方式
[0006]图1是一种电压调节器100的模块图。电压调节器100可包括低压差稳压器(Low
‑
dropout regulator；LDO)，用于将输出电压Vout调节到所需的电压值。请参照图1，电压调节器100包括输出端NOUT、晶体管M1及主驱动电路110。输出端NOUT用以输出输出电压Vout。于一些实施例中，电压调节器100的输出端NOUT可用以耦接负载，以对负载提供稳定的输出电压Vout。此外，本专利技术可透过适当设计主驱动电路110，以使其在极低电流下仍可正常工作，如此一来，电压调节器100可具有低功率的特性。
[0007]晶体管M1可包括P型金属氧化物半导体(PMOS)晶体管、P型场效晶体管(PFET)或PNP型双极性晶体管(BJT)。本实施例是以晶体管M1包括PMOS晶体管作为举例说明。晶体管M1包括第一端SN、第二端DN及控制端GN。晶体管M1的第一端SN例如是源极端，第二端DN例如是漏极端，控制端GN例如是栅极端。晶体管M1的第一端SN耦接电压端VN1，用以接收电压V1。电压V1可为供电电压或系统电压。晶体管M1的第二端DN耦接电压调节器100的输出端NOUT。于一些实施例中，晶体管M1亦可以N型金属氧化物半导体(NMOS)晶体管、N型场效晶体管(NFET)或NPN型BJT来实现。
[0008]主驱动电路110包括输入端IN1、输入端IN2以及输出端OUT1。主驱动电路110的输入端IN1耦接电压调节器100的输出端NOUT，用以接收输出电压Vout。主驱动电路110的输入端IN2用以接收参考电压Vref。于一些实施例中，参考电压Vref可为带隙(bandgap)参考电压。主驱动电路110的输出端OUT1耦接晶体管M1的控制端GN。主驱动电路110可用于比较输出电压Vout及参考电压Vref，以于输出端OUT1产生操作信号PG。操作信号PG可用于调节流经晶体管M1的输出电流Io，进而调节输出电压Vout。
[0009]图2是绘示图1电压调节器100在运作时的选定信号的波形图。请同时参见图1与图2，以便说明电压调节器100的运作方式。图2的横轴为时间，纵轴为电压值。在启动时点T0时，电压V1从0伏特(volt；v)迅速提升至接近6v，以为电压调节器100供电。晶体管M1的初始状态可设定为截止状态，因此操作信号PG在启动时点T0朝高位准提升，而电压调节器100的阻尼效应(damping effect)会使操作信号PG产生振荡(如虚线圆框210所示)。由于在极低电流下仍可正常工作的主驱动电路110具有较慢的反应速度，且本专利技术为使晶体管M1能够流经较大的输出电流Io，从而采用尺寸较大的晶体管M1，因此主驱动电路110驱动晶体管M1的能力较弱，操作信号PG的位准将会缓慢的往下降，使得晶体管M1会缓慢的导通，亦即晶体管M1需较长的时间才可完全导通本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种电压调节器，其特征在于，包括：一输出端，用以输出一输出电压；一第一晶体管，包括一第一端、一第二端及一控制端，该第一晶体管的该第一端耦接一第一电压端用以接收一第一电压，该第一晶体管的该第二端耦接该电压调节器的该输出端；一主驱动电路，包括一第一输入端、一第二输入端及一输出端，该主驱动电路的该第一输入端耦接该电压调节器的该输出端用以接收该输出电压，该主驱动电路的该第二输入端用以接收一参考电压，该主驱动电路的该输出端耦接该第一晶体管的该控制端；及一次驱动电路，包括一第一端及一第二端，该次驱动电路的该第一端耦接该第一晶体管的该控制端，该次驱动电路的该第二端耦接一预定电压端，其中当该电压调节器操作在一启动模式时，由该主驱动电路及该次驱动电路驱动该第一晶体管，该第一晶体管的该控制端与该预定电压端透过该次驱动电路而电性耦接；当该电压调节器操作在一正常模式时，由该主驱动电路驱动该第一晶体管，该第一晶体管的该控制端与该预定电压端之间的电性耦接透过该次驱动电路而被断开。2.如权利要求1所述的电压调节器，其特征在于，其中该预定电压端耦接该电压调节器的该输出端，用以接收该输出电压。3.如权利要求1所述的电压调节器，其特征在于，其中该次驱动电路包括：一开关，包括一第一端、一第二端及一控制端，该开关的该第一端耦接该次驱动电路的该第一端，该开关的该第二端耦接该次驱动电路的该第二端，该开关的该控制端用以接收一控制信号。4.如权利要求3所述的电压调节器，其特征在于，其中该次驱动电路还包括：一控制电路，包括一第一接收端、一第二接收端及一第一输出端，该控制电路的该第一接收端耦接该第一电压端，该控制电路的该第二接收端耦接该次驱动电路的该第二端，该控制电路的该第一输出端耦接该开关的该控制端用以输出该控制信号。5.如权利要求4所述的电压调节器，其特征在于，其中该控制电路还包括：一触发电路，包括一第一端、一第二端及一输出端，该触发电路的该第一端耦接该控制电路的该第一接收端，该触发电路的该第二端耦接该控制电路的该第二接收端或一第二电压端，该触发电路的该输出端耦接该控制电路的该第一输出端。6.如权利要求5所述的电压调节器，其特征在于，其中该控制电路还包括一逻辑电路，该触发电路的该输出端透过该逻辑电路耦接该控制电路的该第一输出端，该逻辑电路包括一第一端、一第二端、一输入端及一第一输出端，该逻辑电路的该第一端耦接该控制电路的该第一接收端，该逻辑电路的该第二端耦接该控制电路的该第二接收端，该逻辑电路的该输入端耦接该触发电路的该输出端，该逻辑电路的该第一输出端耦接该控制电路的该第一输出端。7.如权利要求5所述的电压调节器，其特征在于，其中该触发电路的该第二端耦接该控制电路的该第二接收端，该触发电路包括：一上拉电路，包括一第一端及一第二端，该上拉电路的该第一端耦接该触发电路的该第一端，该上拉电路的该第二端耦接该触发电路的该输出端；及一侦测电路，包括一第一端、一第二端及一输入端，该侦测电路的该第一端耦接该上拉
电路的该第二端，该侦测电路的该第二端耦接该触发电路的该第二端，该侦测电路的该输入端用以接收一输入电压。8.如权利要求7所述的电压调节器，其特征在于，其中该侦测电路包括：一第二晶体管，包括一第一端、一第二端及一控制端，该第二晶体管的该第一端耦接该侦测电路的该第一端，该第二晶体管的该第二端耦接该侦测电路的该第二端，该第二晶体管的该控制端耦接该侦测电路的该输入端。9.如权利要求8所述的电压调节器，其特征在于，其中当该第二晶体管的该第二端上的电压小于一阈值时，该电压调节器操作在该启动模式。10.如权利要求8所述的电压调节器，其特征在于，其中当该第二晶体管的该第二端上的电压大于一阈值时，该电压调节器操作在该正常模式。11.如权利要求9或10所述的电压调节器，其特征在于，其中该阈值为该输入电压与该第...

【专利技术属性】
技术研发人员：戴顺南，
申请(专利权)人：立积电子股份有限公司，
类型：发明
国别省市：