一种高压启动电路制造技术

本申请公开了一种高压启动电路，包括：电压源单元、PMOS镜像电流源、二极管(D)以及VCC电容(C)，其中，电压源单元的输入端与高压电源(HV)连接，并且电压源单元的输出端与PMOS镜像电流源连接，用于将高压电源(HV)的电压调整到适于施加至PMOS镜像电流源的电压；PMOS镜像电流源的输入端与电压源单元(的输出端连接，并且PMOS镜像电流源的输出端与二极管(D)的阳极连接；二极管(D)的阴极与VCC电容(C)的正端连接；以及VCC电容(C)的正端与二极管(D)的阴极连接，并且VCC电容(C)的负端接地。并且VCC电容(C)的负端接地。并且VCC电容(C)的负端接地。

【技术实现步骤摘要】
一种高压启动电路


[0001]本申请涉及电子
，特别是涉及一种高压启动电路。

技术介绍

[0002]在传统的ACDC电源系统中，启动电流一般通过上兆级的电阻来从高压端给芯片的VCC电容提供启动电流。在VCC电容较大的情况下，如果需要提高ACDC电源系统的启动速度，就只能选用较小的电阻安装在ACDC电源系统中。但是在ACDC电源系统启动完成后，这个启动电阻会消耗一定的功率。并且随着电阻的阻值越来越小，功率的损耗就会越来越大。为改善这一状况，电路设计工程师和芯片工艺工程师经过不断努力，终于开发出了适合ACDC电源的高压启动电路。适合ACDC电源的高压启动电路可以在AC电压较低的时候就能为VCC电容提供较大的恒定充电电流。
[0003]当前的高压启动电路大多是通过利用NMOS的阈值电压Vth来恒定充电电流。此结构虽然具有较好的恒流效果，不过在实际的芯片设计上，必须采用集电极
‑
基极短接的NPN管串联或者多个齐纳二极管串联的结构来设计二极管D。图1是传统的采用多个串联的齐纳二极管防止VCC电容C反向放电的高压启动电路，参考图1所示。如果VCC的工作范围较高时，串联的集电极
‑
基极短接的NPN管的数量或者串联的齐纳二极管的数量就比较多。图2是传统的采用高压NJFET的高压启动电路，参考图2所示。随着串联的集电极
‑
基极短接的NPN管的数量或者串联的齐纳二极管的数量的不断增加，正向充电时的压降也会随之增加，而带来的负面影响就是高压NJFET需要更高的Vp。这样不仅会使得ACDC电源系统的待机功率增加，而且芯片的面积也会增加。
[0004]针对上述的现有技术中存在的无法同时满足电源系统的快速启动和降低电源系统启动后的待机功率的技术问题，目前尚未提出有效的解决方案。

技术实现思路

[0005]本技术提供了一种高压启动电路，以至少解决现有技术中存在的无法同时满足电源系统的快速启动和降低电源系统启动后的待机功率的的技术问题。
[0006]根据本申请的一个方面，提供了一种高压启动电路，包括：电压源单元、PMOS镜像电流源、二极管D以及VCC电容C，其中，电压源单元的输入端与高压电源HV连接，并且电压源单元的输出端与PMOS镜像电流源连接，用于将高压电源HV的电压调整到适于施加至PMOS镜像电流源的电压；PMOS镜像电流源的输入端与电压源单元的输出端连接，并且PMOS镜像电流源的输出端与二极管D的阳极连接；二极管D的阴极与VCC电容C的正端连接；以及VCC电容C的正端与二极管D的阴极连接，并且VCC电容C的负端接地。
[0007]可选地，还包括反馈控制单元，反馈控制单元与PMOS镜像电流源连接，用于调节PMOS镜像电流源输出的电流。
[0008]可选地，还包括待机控制单元，待机控制单元的输入端与VCC电容C的正端连接，待机控制单元的输出端与反馈控制单元连接，用于在VCC电容C的正端的VCC电压高于预设阈
值时，关断高压启动电路。
[0009]可选地，电压源单元包括高压N型JFETNJFET，并且其中高压N型JFETNJFET的漏极与高压电源HV连接、源极与PMOS镜像电流源的输入端连接以及栅极接地。
[0010]可选地，PMOS镜像电流源包括第一电阻R3、第一PMOS管PM1、第二PMOS管PM2，并且其中，第一电阻R3的正极与电压源单元输出端连接，负极分别与第一PMOS管PM1的栅极和第二PMOS管PM2的栅极连接；第一PMOS管PM1的源极与电压源单元的输出端连接，栅极与第一电阻R3连接，漏极与第一NMOS管NM1的漏极连接并且第一PMOS管PM1的栅极与漏极互相短接；以及第二PMOS管PM2的栅极与第一PMOS管PM1的栅极连接，漏极与二极管D的阳极连接并且源极与电压源单元的输出端连接。
[0011]可选地，反馈控制单元包括：第二电阻R1、第三电阻R2、第一NMOS管NM1以及第二NMOS管NM3，并且其中，第二电阻R1正极与电压源单元输出端连接，负极分别与第一NMOS管NM1栅极和第二NMOS管NM3漏极连接；第三电阻R2正极与第一NMOS管NM1的源极连接，负极接地；第一NMOS管NM1的漏极分别与第一PMOS管PM1的栅极和漏极连接，栅极分别与第二电阻R1的负极和第二NMOS管NM3漏极连接；以及第二NMOS管NM3栅极分别与第一NMOS管NM1源极和第三电阻R2的正极连接，源极接地。
[0012]可选地，反馈控制单元包括：第二电阻R1、第三电阻R2、第一NMOS管NM1、第二NMOS管NM3以及多个串联的齐纳二极管Vz，并且其中，第二电阻R1正极与多个串联的齐纳二极管Vz的阳极连接，负极分别与第一NMOS管NM1栅极和第二NMOS管NM3漏极连接；第三电阻R2正极与第一NMOS管NM1的源极连接，负极接地；第一NMOS管NM1的漏极分别与第一PMOS管PM1的栅极和漏极连接，栅极分别与第二电阻R1的负极和第二NMOS管NM3漏极连接；第二NMOS管NM3栅极分别与第一NMOS管NM1源极和第三电阻R2的正极连接，源极接地；以及多个串联的齐纳二极管Vz的阳极与第二电阻R1连接，阴极与电压源单元的输出端连接。
[0013]可选地，待机控制单元包括：电压检测单元UVLO以及第三NMOS管NM2，其中电压检测单元UVLO的输入端与VCC电容C的正端连接，并且电压检测单元UVLO的输出端与第三NMOS管NM2的栅极连接，用于在VCC电容C的正端的VCC电压高于预设阈值时，向第三NMOS管NM2的栅极施加将第三NMOS管NM2导通的导通电压；以及第三NMOS管NM2的漏极与第二NMOS管NM3的漏极连接，并且第三NMOS管NM2的源极接地。
[0014]从而根据本实施例的技术方案，解决了现有技术中存在的上述问题，并且本实施例适用于涉及将高压启动电路集成于ACDC电源芯片中的方面，具有如下优点：
[0015]1.本技术中的高压启动电路实现了电源系统的快速启动；
[0016]2.本技术中的高压启动电路可以降低电源系统启动后的待机功率；
[0017]3.本技术利用内置POMS电流镜式的恒流控制电路，可以有效防止因充电电流不恒定对VCC电容的应力影响；
[0018]4.本技术采用PMOS作为高压启动电路的充电器件，可以防止在待机时的VCC电容放电；
[0019]5.将本技术中的高压启动电路系统安装于芯片上，可以有效节约芯片的设计和制造成本。
[0020]根据下文结合附图对本申请的具体实施例的详细描述，本领域技术人员将会更加明了本技术的上述以及其他目的、优点和特征。
附图说明
[0021]后文将参照附图以示例性而非限制性的方式详细描述本申请的一些具体实施例。附图中相同的附图标记标示了相同或类似的部件或部分。本领域技术人员应该理解，这些附图未必是按比例绘制的。附图中：
[0022]图1是传统的采用多个串联的齐纳本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高压启动电路(100)，其特征在于，包括：电压源单元(120)、PMOS镜像电流源(110)、二极管(D)以及VCC电容(C)，其中，所述电压源单元(120)的输入端与高压电源(HV)连接，并且所述电压源单元(120)的输出端与所述PMOS镜像电流源(110)连接，用于将所述高压电源(HV)的电压调整到适于施加至所述PMOS镜像电流源(110)的电压；所述PMOS镜像电流源(110)的输入端与所述电压源单元(120)的输出端连接，并且所述PMOS镜像电流源(110)的输出端与所述二极管(D)的阳极连接；所述二极管(D)的阴极与所述VCC电容(C)的正端连接；以及所述VCC电容(C)的正端与所述二极管(D)的阴极连接，并且所述VCC电容(C)的负端接地。2.根据权利要求1所述的高压启动电路(100)，其特征在于，还包括反馈控制单元(130)，所述反馈控制单元(130)与所述PMOS镜像电流源(110)连接，用于调节所述PMOS镜像电流源(110)输出的电流。3.根据权利要求2所述的高压启动电路(100)，其特征在于，还包括待机控制单元(140)，所述待机控制单元(140)的输入端与所述VCC电容(C)的正端连接，所述待机控制单元(140)的输出端与所述反馈控制单元(130)连接，用于在所述VCC电容(C)的正端的VCC电压高于预设阈值时，关断所述高压启动电路(100)。4.根据权利要求1所述的高压启动电路(100)，其特征在于，所述电压源单元(120)包括高压N型JFET(NJFET)，并且其中所述高压N型JFET(NJFET)的漏极与所述高压电源(HV)连接、源极与所述PMOS镜像电流源(110)的输入端连接以及栅极接地。5.根据权利要求3所述的高压启动电路(100)，其特征在于，所述PMOS镜像电流源(110)包括第一电阻(R3)、第一PMOS管(PM1)、第二PMOS管(PM2)，并且其中，所述第一电阻(R3)的正极与所述电压源单元(120)输出端连接，负极分别与所述第一PMOS管(PM1)的栅极和所述第二PMOS管(PM2)的栅极连接；所述第一PMOS管(PM1)的源极与所述电压源单元(120)的输出端连接，栅极与所述第一电阻(R3)连接，漏极与第一NMOS管(NM1)的漏极连接并且所述第一PMOS管(PM1)的栅极与漏极互相短接；以及所述第二PMOS管(PM2)的栅极与所述第一PMOS管(PM1)的栅极连接，漏极与所述二极管(D)的阳极连接并且源极与所述电压源单元(120...

【专利技术属性】
技术研发人员：夏云凯，雷晗，施国民，
申请(专利权)人：西安鼎芯微电子有限公司，
类型：新型
国别省市：