基于镜像存储的DRAM访问系统技术方案

本发明专利技术涉及一种基于镜像存储的DRAM访问系统，包括镜像控制模块和N个DRAM模块，镜像控制模块一端与N个DRAM模块相连接，另一端与访问总线连接；当其中一个DRAM模块处于刷新周期时，其他N

【技术实现步骤摘要】
基于镜像存储的DRAM访问系统


[0001]本专利技术涉及芯片
，尤其涉及一种基于镜像存储的DRAM访问系统。

技术介绍

[0002]DRAM(Dynamic Random Access Memory)，即动态随机存取存储器，最为常见的系统内存。DRAM只能将数据保持很短的时间。为了保持数据，DRAM使用电容存储，所以必须隔一段时间刷新(refresh)一次，如果存储单元没有被刷新，存储的信息就会丢失，关机就会丢失数据。由于DRAM刷新时间的影响，当外部主控访问DRAM时，如遇到DRAM刷新周期，则只能等待当前刷新周期结束才能执行期望的读写操作，降低了DRAM读写访问的效率。由此可知，如何规避刷新时间对DRAM访问的影响，提高DRAM的访问效率成为亟待解决的技术问题。

技术实现思路

[0003]本专利技术目的在于，提供一种基于镜像存储的DRAM访问系统，规避了刷新时间对DRAM访问的影响，提高了DRAM的访问效率。
[0004]根据本专利技术一方面，提供了一种基于镜像存储的DRAM访问系统，包括镜像控制模块和N个DRAM模块，N为大于等于2的正整数，所述镜像控制模块一端与所述N个DRAM模块相连接，另一端与预设的访问总线连接；当其中一个DRAM模块处于刷新周期时，其他N
‑
1个DRAM模块中存在至少一个DRAM模块不处于刷新周期；
[0005]所述镜像控制模块用于通过所述访问总线获取读取信号，从当前不处于刷新周期的DRAM模块中选择一个DRAM模块读取目标数据，发送给所述访问总线；
[0006]所述镜像控制模块还用于通过所述访问总线获取写入信号，将待写入数据并行写入当前不处于刷新周期的DRAM模块，若存在当前处于刷新周期的DRAM模块，则缓存所述待写入数据，待当前处于刷新周期的DRAM模块完成当前刷新操作后，再将所述待写入数据写入该DRAM模块。
[0007]本专利技术与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本专利技术提供的一种基于镜像存储的DRAM访问系统可达到相当的技术进步性及实用性，并具有产业上的广泛利用价值，其至少具有下列优点：
[0008]本专利技术规避了刷新时间对DRAM访问的影响，提高了DRAM的访问效率。
[0009]上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段，而可依照说明书的内容予以实施，并且为了让本专利技术的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图,详细说明如下。
附图说明
[0010]图1为本专利技术实施例提供的基于镜像存储的DRAM访问系统示意图。
具体实施方式
[0011]为更进一步阐述本专利技术为达成预定专利技术目的所采取的技术手段及功效,以下结合附图及较佳实施例，对依据本专利技术提出的一种基于镜像存储的DRAM访问系统的具体实施方式及其功效，详细说明如后。
[0012]本专利技术实施例提供了一种基于镜像存储的DRAM访问系统，如图1所示，包括镜像控制模块和N个DRAM模块，N为大于等于2的正整数，所述镜像控制模块一端与所述N个DRAM模块相连接，需要说明的是，所述镜像控制模块分别与每一DRAM模块相连接。另一端与预设的访问总线连接，访问总线另一端可以连接预设的待测设备的内部存储接口或外部存储接口，实现待测设备对DRAM的读写操作。当其中一个DRAM模块处于刷新周期时，其他N
‑
1个DRAM模块中存在至少一个DRAM模块不处于刷新周期，这样便使得访问总线在任何时刻访问DRAM，均不会受到DRAM刷新周期的影响，提高了DRAM的访问效率。
[0013]所述镜像控制模块用于通过所述访问总线获取读取信号，从当前不处于刷新周期的DRAM模块中选择一个DRAM模块读取目标数据，发送给所述访问总线。
[0014]所述镜像控制模块还用于通过所述访问总线获取写入信号，将待写入数据并行写入当前不处于刷新周期的DRAM模块，若存在当前处于刷新周期的DRAM模块，则缓存所述待写入数据，待当前处于刷新周期的DRAM模块完成当前刷新操作后，再将所述待写入数据写入该DRAM模块。这样便使得每一DRAM模块最终均能存储所有待存储数据，且能实现访问总线在任意时刻均能访问到目标数数据，不会受到任何一个DRAM刷新的影响。
[0015]作为一种实施例，所述镜像控制模块包括循环计数器、N个缓冲存储器和N个刷新标识寄存器，每一DRAM模块对应一个缓冲存储器和刷新标识寄存器。所述循环计数器用于在DRAM的每一刷新间隔内控制每个DRAM模块的更新时刻，使得其中一个DRAM模块处于刷新周期时，其他N
‑
1个DRAM模块中存在至少一个DRAM模块不处于刷新周期。需要说明的是，本专利技术所述系统中的DRAM模块为相同的模块，对应的DRAM也均相同，每个DRAM具有相同的刷新间隔，即每个DRAM均为间隔预设的时间刷新一次，且刷新周期均相同，且本领域技术人员可知，刷新间隔远大于刷新周期，刷新间隔通常在微秒数量级，刷新周期在纳秒数量级，DRAM的具体刷新周期和刷新间隔的大小根据DRAM具体设备而定。
[0016]所述缓冲存储器用于在需要写入待存储数据时，且对应的DRAM模块处于刷新周期时，缓存所述待存储数据，缓冲存储器具体设置为cache,且以FIFO(先入先出队列)的形式缓存数据。
[0017]作为一种实施例，缓冲存储器的存储空间大于等于H：
[0018]H＝T/(1/f)，
[0019]其中，T为每一DRAM的刷新周期，f为所述访问总线的工作频率。需要说明的是，H值是DRAM刷新过程中，可能需要缓冲的数据最大值，因此设置大于该值的缓冲存储器的存储空间，可以避免cache溢出。
[0020]所述刷新标识寄存器用于存储对应DRAM模块的刷新状态标识，基于所述刷新状态标识确定对应DRAM模块是否处于刷新状态，例如采用“1”表示刷新标识，采用“0”表示非刷新标识。
[0021]作为一种实施例，所述循环计数器的计数值设置为0
‑
M，循环周期为DRAM的刷新间隔，每轮计数中，当达到第i计数值时，启动第n个DRAM模块的刷新操作，n的取值范围为1到
N，0≤i<M,其中：
[0022]n＝1时，i＝0；
[0023]n>1时，i＝n*[(M+1)/N]。
[0024]由于刷新间隔远大于刷新周期，N值也不可能过大，因为过大会造成资源浪费，N通常会在个位数，优选的，N取值为2，但可以理解的是，也可根据具体应用需求改变N的取值，例如可以为3或4等。由此可知，通过将刷新间隔均匀切分为N份，每份的时间也必然远大于刷新周期，因此，这样设置便能做到每一DRAM模块在刷新时，其他N
‑
1个DRAM模块都没处在刷新状态。当然，可以理解的是，基于刷新间隔均分仅为一种实施例，也可以不均分，只要能满足当其中一个DRAM模块处于刷新周期时，其他N
‑...

【技术保护点】

【技术特征摘要】
1.一种基于镜像存储的DRAM访问系统，其特征在于，包括镜像控制模块和N个DRAM模块，N为大于等于2的正整数，所述镜像控制模块一端与所述N个DRAM模块相连接，另一端与预设的访问总线连接；当其中一个DRAM模块处于刷新周期时，其他N
‑
1个DRAM模块中存在至少一个DRAM模块不处于刷新周期；所述镜像控制模块用于通过所述访问总线获取读取信号，从当前不处于刷新周期的DRAM模块中选择一个DRAM模块读取目标数据，发送给所述访问总线；所述镜像控制模块还用于通过所述访问总线获取写入信号，将待写入数据并行写入当前不处于刷新周期的DRAM模块，若存在当前处于刷新周期的DRAM模块，则缓存所述待写入数据，待当前处于刷新周期的DRAM模块完成当前刷新操作后，再将所述待写入数据写入该DRAM模块。2.根据权利要求1所述系统，其特征在于，所述镜像控制模块包括循环计数器、N个缓冲存储器和N个刷新标识寄存器，每一DRAM模块对应一个缓冲存储器和刷新标识寄存器；所述循环计数器用于在DRAM的每一刷新间隔内控制每个DRAM模块的更新时刻，使得其中一个DRAM模块处于刷新周期时，其他N
‑
1个DRAM模块中存在至少一个DRAM模块不处于刷新周期；所述缓冲存储器用于在需要写入待存储数据时，且对应的DRAM模块处于刷新周期时，缓存所述待存储数据；所述刷新标识寄存器用于存储对应DRAM模块的刷新状态标识，基于所述刷新状态标识确定对应DRAM模块是否处于刷新状态。3.根据权利要求2所述系统，其特征在于，所述循环计数器的计数值设置为0
‑
M，循环周期为DRAM的刷新间隔，每轮计数中，当达到第i计数值时，启动第n个DRAM模块的刷新操作，n的取值范围为1到N，0≤i<M,其中：n＝1时，i＝0；n>1时，i＝n*[(M+1)/N]。4.根据权利要求3所述系统，其特征在于，当所述镜像控制模块获取读取信号时，遍历所有...

【专利技术属性】
技术研发人员：李旭，
申请(专利权)人：上海合见工业软件集团有限公司，
类型：发明
国别省市：