一种多路CPU的通道同步控制方法及装置制造方法及图纸

本发明专利技术公开了一种多路CPU的通道同步控制方法、装置、电子设备及计算机可读存储介质，所述方法包括：通过同步训练控制器触发主级处理器和每个从级处理器进行同步训练，当主级处理器或任意一个从级处理器训练失败后，可以通过逐级递减的方式调整训练的位宽，让主级处理器和每个从级处理器重新进行同步训练，直到训练成功或位宽无法调整。本发明专利技术通过逐级调整位宽的方式进行重复训练，可以有限度地限制同步训练的次数，进而以避免重复不间断地进行全位宽同步训练，可以有效降低训练的耗时，并提高训练效率；而且本发明专利技术通过调整位宽重新进行同步训练，也可以避免因随机通信误码导致错失全位宽同步成功的结果，进一步提高训练的成功率。进一步提高训练的成功率。进一步提高训练的成功率。

【技术实现步骤摘要】
一种多路CPU的通道同步控制方法及装置


[0001]本专利技术涉及CPU的同步控制
，尤其涉及一种多路CPU的通道同步控制方法及装置。

技术介绍

[0002]随着计算机应用技术的不断发展，单个处理器(CPU)的计算能力和处理速度逐渐难以满足日益增长的高密集度计算和海量数据处理需求。为了满足海量数据的处理需求，多服务器、多主机、多路多核CPU的集群应用是其中一项重要的技术。通过多路多核CPU相互间的协同处理计算、数据存取、控制通信等操作，可以提高计算机的计算能力。
[0003]在多路多核CPU工作前，需要为其建立稳定可靠的同步机制，以实现架构内各子系统之间的高效协同，而同步机制需要在多路多核CPU在进行协同互联之前确认建立。目前常用的多路多核CPU同步控制方法是使用基于同步训练控制与互联通道，由参与协同互联的多路多核CPU通过专用互联数据通道传输互联指令和数据，在建立协同互联之前，主CPU和各级从CPU各自向同步训练控制器发送异步的同步训练脉冲信号，触发同步训练控制器对主CPU以及各级从CPU的异步的同步训练脉冲信号进行逻辑关系判断本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多路CPU的通道同步控制方法，其特征在于，所述方法涉及同步训练控制器，以及分别与所述同步训练控制器通信的主级处理器和若干个从级处理器，所述方法包括：通过所述同步训练控制器分别向所述主级处理器和每个所述从级处理器发送第一同步信号，使每个所述从级处理器采用所述第一同步信号对自身的互联通道进行同步训练，以及使所述主级处理器采用所述第一同步信号，按照第一位宽对自身的互联通道进行同步训练，其中，所述第一位宽为所述主级处理器的互联通道的当前位宽；若所述主级处理器的互联通道的同步训练不成功或任意一条所述从级处理器的互联通道的同步训练不成功时，将所述第一位宽逐级递减至第二位宽，并重复执行控制所述同步训练控制器分别向所述主级处理器和每个所述从级处理器发送第二同步信号，以触发所述主级处理器采用所述第二同步信号，按照所述第二位宽对自身的互联通道进行同步训练，以及触发每个所述从级处理器采用所述第二同步信号对自身的互联通道进行同步训练，直到所述主级处理器的互联通道的同步训练成功且每条所述从级处理器的互联通道的同步训练成功。2.根据权利要求1所述的多路CPU的通道同步控制方法，其特征在于，在所述将所述第一位宽逐级递减至第二位宽的步骤前，所述方法还包括：触发所述主级处理器采用所述第一同步信号，重新按照第一位宽对自身的互联通道进行同步训练，以及，触发每个所述从级处理器采用所述第一同步信号对自身的互联通道进行同步训练。3.根据权利要求1所述的多路CPU的通道同步控制方法，其特征在于，在所述通过所述同步训练控制器分别向所述主级处理器和每个所述从级处理器发送第一同步信号的步骤前，所述方法还包括：控制所述主级处理器向所述同步训练控制器发送同步触发信号；触发所述同步训练控制器采用所述同步触发信号进行逻辑运算；当所述逻辑运算的运算结果为同步运算时，生成第一同步信号。4.根据权利要求3所述的多路CPU的通道同步控制方法，其特征在于，所述逻辑运算的计算方式具体为：分别获取每个所述从级处理器输出的逻辑数值；若每个所述从级处理器输出的逻辑数值均相同时，以所述从级处理器输出的逻辑数值为从级运算数值，否则，则获取历史逻辑数值为从级运算数值，其中，所述历史逻辑数值在先一次每个所述从级处理器输出的逻辑数值均相同时的逻辑数值；采用所述从级运算数值与所述同步触发信号进行同或运算，得到运算数值；当所述运算数值与预设数值相同，且所述运算数值在预设的时长内保持不变，则所述逻辑运算的运算结果为同步运算；否则，则所述逻...

【专利技术属性】
技术研发人员：董建，张弦，李潮杰，梁志伟，张帆，杨东，
申请(专利权)人：广州广电五舟科技股份有限公司，
类型：发明
国别省市：