集成电路的验证方法、装置、电子设备、存储介质制造方法及图纸

一种集成电路的验证方法、装置、电子设备、存储介质。该集成电路的验证方法包括：获取多个异步时序器件对；根据多个异步时序器件对，对集成电路执行模型构建处理，以得到待仿真电路；对待仿真电路进行前端仿真验证；其中，模型构建处理包括：针对每个异步时序器件对：根据第一时序器件和第二时序器件之间的电路特性，确定响应时间；根据响应时间，构建响应模型；将响应模型添加入集成电路中基于第一时序器件和第二时序器件确定的数据链路。该方法能够精准地对异步界面中的各个异步时序器件对注入亚稳态信号，以较小的改动实现准确、快速的逻辑仿真，将异步界面的验证提前到前端仿真阶段执行，极大地降低了定位潜在问题的难度，缩减了验证时间。了验证时间。了验证时间。

【技术实现步骤摘要】
集成电路的验证方法、装置、电子设备、存储介质


[0001]本公开的实施例涉及一种集成电路的验证方法、集成电路的验证装置、电子设备、非瞬时性计算机可读存储介质。

技术介绍

[0002]对于集成电路，尤其是大规模集成电路在设计完成后，需要对其功能进行验证。由于受到大规模集成电路的系统限制，时常需要在多个不同的时钟频率系统之间交换数据、在不同的时钟频率系统之间通过输入接口和输出接口来接收、发送数据或处理异步信号等，也即在集成电路中可能存在多个时钟域(Clock Domain)，每个时钟域为集成电路中由同一个时钟信号控制的区域。
[0003]不同时钟域对应的时钟信号称为异步时钟。对于集成电路中相连的两个模块，例如，每个模块可以由一些完成特定功能的电路逻辑构成，如果两个模块分别由不同的时钟(也即异步时钟)驱动，则两个模块的时钟信号称为异步时钟信号(Asynchronous Interface)；如果两个模块由同一个时钟驱动，则两个模块的时钟信号称为同步时钟信号(Synchronous Interface)。

技术实现思路

[0004]本公开至少一实施例提供一种集成电路的验证方法，其中，所述集成电路包括多个异步的时钟域，所述验证方法包括：获取多个异步时序器件对，其中，每个异步时序器件对包括第一时序器件和第二时序器件，所述第一时序器件和所述第二时序器件位于所述多个时钟域中的两个不同的时钟域，所述第一时序器件的数据输出端与所述第二时序器件的数据输入端之间存在电信号传输关系；根据所述多个异步时序器件对，对所述集成电路执行模型构建处理，以得到待仿真电路；对所述待仿真电路进行前端仿真验证；其中，所述模型构建处理包括：针对所述每个异步时序器件对：根据所述第一时序器件和所述第二时序器件之间的电路特性，确定响应时间；根据所述响应时间，构建响应模型，其中，所述响应模型包括输入端和输出端，所述响应模型配置为从第一时刻开始的所述响应时间内输出亚稳态信号，从所述第一时刻开始的所述响应时间之后输出稳态响应信号，所述第一时刻为所述输入端接收到的输入信号发生跳变的时刻；将所述响应模型添加入所述集成电路中基于所述第一时序器件和所述第二时序器件确定的数据链路。
[0005]例如，在本公开至少一实施例提供一种集成电路的验证方法中，根据所述第一时序器件和所述第二时序器件之间的电路特性，确定响应时间，包括：根据所述电路特性，确定延时时间；根据所述延时时间，确定所述响应时间。
[0006]例如，在本公开至少一实施例提供一种集成电路的验证方法中，根据所述电路特性，确定延时时间，包括：根据所述电路特性，确定约束时间，其中，所述约束时间表示所述第二时序器件至少在所述第一时刻之后的第二时刻采集到稳态响应信号，所述第一时刻与所述第二时刻相差所述约束时间；根据所述约束时间，确定所述延时时间。
[0007]例如，在本公开至少一实施例提供一种集成电路的验证方法中，所述第二时序器件所在的时钟域基于目标时钟信号确定，根据所述电路特性，确定约束时间，包括：根据所述电路特性，确定所述约束时间为x个时钟周期，其中，所述时钟周期为所述目标时钟信号的时钟周期，x为正整数。
[0008]例如，在本公开至少一实施例提供一种集成电路的验证方法中，根据所述约束时间，确定所述延时时间，包括：确定判定沿，其中，所述判定沿为所述目标时钟信号中，在所述第一时刻之后出现的第一个跳变沿；以所述判定沿作为第一个判定沿，计数y个判定沿，其中，y为正数且小于等于x；将所述第一时刻与第y个判定沿之间的时长作为所述延时时间。
[0009]例如，在本公开至少一实施例提供一种集成电路的验证方法中，y为0至x之间的随机值。
[0010]例如，在本公开至少一实施例提供一种集成电路的验证方法中，根据所述电路特性，确定约束时间，包括：根据所述电路特性，确定所述第一时序器件和所述第二时序器件之间的最大延时，将所述最大延时作为所述约束时间。
[0011]例如，在本公开至少一实施例提供一种集成电路的验证方法中，根据所述约束时间，确定所述延时时间，包括：确定所述延时时间等于所述约束时间。
[0012]例如，在本公开至少一实施例提供一种集成电路的验证方法中，根据所述延时时间，确定所述响应时间，包括：确定所述响应时间小于或等于所述延时时间。
[0013]例如，在本公开至少一实施例提供一种集成电路的验证方法中，所述第二时序器件对所述第一时序器件发送的信号执行同步处理，所述响应模型还包括同步处理模块，所述同步处理模块包括多个时序器件，所述同步处理模块配置为对所述第一时序器件发送的信号执行同步处理，根据所述电路特性，确定延时时间，包括：根据所述电路特性，确定约束时间，其中，所述约束时间表示第三时序器件至少在所述第一时刻之后的第二时刻采集到稳态响应信号，所述第一时刻与所述第二时刻相差所述约束时间，所述第三时序器件表示所述多个时序器件中与所述同步处理模块的数据信号输入端直接相连的时序器件；根据所述约束时间，确定所述延时时间。
[0014]例如，在本公开至少一实施例提供一种集成电路的验证方法中，根据所述延时时间，确定所述响应时间，包括：确定所述同步处理模块对应的处理延时；根据所述处理延时和所述延时时间，确定所述响应时间。
[0015]例如，在本公开至少一实施例提供一种集成电路的验证方法中，根据所述处理延时和所述延时时间，确定所述响应时间，包括：确定所述响应时间小于或等于所述处理延时与所述延时时间之和。
[0016]例如，在本公开至少一实施例提供一种集成电路的验证方法中，响应于所述第三时序器件接收的信号为亚稳态信号，根据所述处理延时、所述延时时间，确定所述响应时间，包括：确定所述响应时间小于或等于所述处理延时、亚稳态延时以及所述延时时间之和。
[0017]例如，在本公开至少一实施例提供一种集成电路的验证方法中，所述模型构建处理还包括：根据所述约束时间，对所述仿真模型进行命名，以使得所述仿真模型的命名与所述约束时间相对应。
[0018]例如，在本公开至少一实施例提供一种集成电路的验证方法中，将所述响应模型添加入所述集成电路中基于所述第一时序器件和所述第二时序器件确定的数据链路，包括：将所述响应模型插入所述第二时序器件以及与所述第二时序器件直接相连的器件之间，所述响应模型的输出端与所述第二时序器件的数据输入端直接相连。
[0019]例如，本公开至少一实施例提供一种集成电路的验证方法还包括：获得通过所述仿真验证的待规划电路，其中，所述待规划电路包括所述多个异步时序器件对；对所述待规划电路执行规划处理；其中，所述规划处理包括：将所述多个异步时序器件对中的至少一个异步时序器件对分别对应的至少一个响应模型替换为相应的物理器件，其中，所述物理器件的命名与对应的响应模型的命名相同；根据所述物理器件的命名，获取多个约束时间。
[0020]例如，在本公开至少一实施例提供一种集成电路的验证方法中，所述规划处理还包括：根据所述多个约束时间，对所述待规划电路进行布局布线优化本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种集成电路的验证方法，其中，所述集成电路包括多个异步的时钟域，所述验证方法包括：获取多个异步时序器件对，其中，每个异步时序器件对包括第一时序器件和第二时序器件，所述第一时序器件和所述第二时序器件位于所述多个时钟域中的两个不同的时钟域，所述第一时序器件的数据输出端与所述第二时序器件的数据输入端之间存在电信号传输关系；根据所述多个异步时序器件对，对所述集成电路执行模型构建处理，以得到待仿真电路；对所述待仿真电路进行前端仿真验证；其中，所述模型构建处理包括：针对所述每个异步时序器件对：根据所述第一时序器件和所述第二时序器件之间的电路特性，确定响应时间；根据所述响应时间，构建响应模型，其中，所述响应模型包括输入端和输出端，所述响应模型配置为从第一时刻开始的所述响应时间内输出亚稳态信号，从所述第一时刻开始的所述响应时间之后输出稳态响应信号，所述第一时刻为所述输入端接收到的输入信号发生跳变的时刻；将所述响应模型添加入所述集成电路中基于所述第一时序器件和所述第二时序器件确定的数据链路。2.根据权利要求1所述的验证方法，其中，根据所述第一时序器件和所述第二时序器件之间的电路特性，确定响应时间，包括：根据所述电路特性，确定延时时间；根据所述延时时间，确定所述响应时间。3.根据权利要求2所述的验证方法，其中，根据所述电路特性，确定延时时间，包括：根据所述电路特性，确定约束时间，其中，所述约束时间表示所述第二时序器件至少在所述第一时刻之后的第二时刻采集到稳态响应信号，所述第一时刻与所述第二时刻相差所述约束时间；根据所述约束时间，确定所述延时时间。4.根据权利要求3所述的验证方法，其中，所述第二时序器件所在的时钟域基于目标时钟信号确定，根据所述电路特性，确定约束时间，包括：根据所述电路特性，确定所述约束时间为x个时钟周期，其中，所述时钟周期为所述目标时钟信号的时钟周期，x为正整数。5.根据权利要求4所述的验证方法，其中，根据所述约束时间，确定所述延时时间，包括：确定判定沿，其中，所述判定沿为所述目标时钟信号中，在所述第一时刻之后出现的第一个跳变沿；以所述判定沿作为第一个判定沿，计数y个判定沿，其中，y为正数且小于等于x；将所述第一时刻与第y个判定沿之间的时长作为所述延时时间。6.根据权利要求5所述的验证方法，其中，y为0至x之间的随机值。
7.根据权利要求3所述的验证方法，其中，根据所述电路特性，确定约束时间，包括：根据所述电路特性，确定所述第一时序器件和所述第二时序器件之间的最大延时，将所述最大延时作为所述约束时间。8.根据权利要求7所述的验证方法，其中，根据所述约束时间，确定所述延时时间，包括：确定所述延时时间等于所述约束时间。9.根据权利要求3
‑
8任一项所述的验证方法，其中，根据所述延时时间，确定所述响应时间，包括：确定所述响应时间小于或等于所述延时时间。10.根据权利要求2所述的验证方法，其中，所述第二时序器件对所述第一时序器件发送的信号执行同步处理，所述响应模型还包括同步处理模块，所述同步处理模块包括多个时序器件，所述同步处理模块配置为对所述第一时序器件发送的信号执行同步处理，根据所述电路特性，确定延时时间，包括：根据所述电路特性，确定约束时间，其中，所述约束时间表示第三时序器件至少在所述第一时刻之后的第二时刻采集到稳态响应信号，所述第一时刻与所述第二时刻相差所述约束时间，所述第三时序器件表示所述多个时序器件中与所述同步处理模块的数据信号输入端直接相连的时序器件；根据所述约束时间，确定所述延时时间。11.根据权利要求10所述的验证方法，其中，根据所述延时时间，确定所述响应时间，包括：确定所述同步处理模块对应的处理延时；根据所述处理延时和所述延时时间，确定所述响应时间。12.根据权利要求11所述的验证方法，其中，根据所述处理延时和所述延时时间，确定所述响应时间，包括：确定所述响应时间小于或等于所述处理延时与所述延时时间之和。13.根据权利要求12所述的验证方法，其中，响应于所述第三时序器件接收...

【专利技术属性】
技术研发人员：魏洁，刘勋，
申请(专利权)人：海光信息技术股份有限公司，
类型：发明
国别省市：