用于存取数据的装置、方法、处理装置及计算机系统制造方法及图纸

公开了用于存取数据的装置、方法、处理装置及计算机系统，所述用于存取数据的装置，包括：存储模块、读取模块、先进先出队列和取出模块，其中：存储模块配置为存储装置所接收的数据；读取模块配置为根据读请求信号将数据从存储模块读出并写入先进先出队列；先进先出队列配置为根据控制信号执行对数据的写入；以及取出模块配置为从先进先出队列取出数据，其中，读请求信号受控于先进先出队列的第一状态信号和存储模块的第二状态信号，第一状态信号指示先进先出队列的满或非满状态，第二状态信号指示存储模块的空或非空状态。根据本公开的实施例提供的用于存取数据的装置、方法、处理装置及计算机系统可以降低或消除数据读取操作延迟，提高性能。提高性能。提高性能。

【技术实现步骤摘要】
用于存取数据的装置、方法、处理装置及计算机系统


[0001]本公开的实施例涉及一种用于存取数据的装置、方法、用于对多个通道信息执行数据处理的处理装置及计算机系统。

技术介绍

[0002]在计算机系统中，经常需要在I/O内存、内存与内存之间交换数据。直接存储器访问(Direct Memory Access，DMA)技术是一种高速的数据传输方式，允许在外部设备和存储器之间、存储器与存储器之间等直接传输数据。DMA过程主要由硬件来实现，此时外部设备和内存之间进行数据交换不通过中央处理器(Central Processing Unit，CPU)的控制，而是利用系统总线，由DMA硬件控制器控制总线直接完成外部设备和内存之间的数据交换。

技术实现思路

[0003]根据本公开的第一方面，提出了一种用于存取数据的装置，包括存储模块、读取模块、先进先出队列和取出模块，其中：所述存储模块配置为存储所述装置所接收的所述数据；所述读取模块配置为根据读请求信号将所述数据从所述存储模块读出并写入先进先出队列；所述先进先出队列配置为根据控制信号执行对所述数据本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于存取数据的装置，包括存储模块、读取模块、先进先出队列和取出模块，其中：所述存储模块配置为存储所述装置所接收的所述数据；所述读取模块配置为根据读请求信号将所述数据从所述存储模块读出并写入先进先出队列；所述先进先出队列配置为根据控制信号执行对所述数据的写入；以及所述取出模块配置为从所述先进先出队列取出所述数据，其中，所述读请求信号受控于所述先进先出队列的第一状态信号和所述存储模块的第二状态信号，所述第一状态信号指示所述先进先出队列的满或非满状态，所述第二状态信号指示所述存储模块的空或非空状态。2.根据权利要求1所述的装置，其中，所述第一状态信号为高时指示所述先进先出队列为满状态，所述第一状态信号为低时指示所述先进先出队列为非满状态，所述控制信号受控于所述第一状态信号的下降沿，所述先进先出队列进一步配置为，响应于检测到所述第一状态信号的下降沿，使能执行对所述数据的写入。3.根据权利要求1所述的装置，其中，所述控制信号受控于所述读请求信号和所述第一状态信号。4.根据权利要求3所述的装置，其中，若所述第一状态信号指示所述先进先出队列的非满状态且所述第二状态信号指示所述存储模块的非空状态，则所述读请求信号指示读请求处于有效状态，否则所述读请求信号指示读请求处于无效状态，所述第一状态信号为高时指示所述先进先出队列为满状态，所述第一状态信号为低时指示所述先进先出队列为非满状态，所述控制信号由在同一时钟周期下，所述读请求信号是否存在所述使能状态和所述禁用状态的转换与所述第一状态信号进行逻辑与而确定。5.根据权利要求4所述的装置，其中，若在同一时钟周期下所述读请求信号存在所述使能状态和所述禁用状态的转换且所述第一状态信号为低，所述先进先出队列进一步配置为，响应于检测到所述第一状态信号的下降沿，禁止执行对所述数据的写入。6.根据权利要求4所述的装置，其中，若在同一时钟周期下所述读请求信号存在所述使能状态和所述禁用状态的转换且所述第一状态信号为高，所述先进先出队列进一步配置为，响应于检测到所述第一状态信号的下降沿，使能执行对所述数据的写入。7.根据权利要求1所述的装置，其中，所述控制信号为所述先进先出队列的第三状态信号，所述第三状态信号指示所述先进先出队列的近满状态或非近满状态，其中所述近满状态为预先设定的表征所述先进先出队列即将满而未满的状态，并且，所述读请求信号还受控于所述第三状态信号。8.根据权利要求7所述的装置，其中，所述先进先出队列的深度为4，所述先进先出队列的近满状态为3。9.一种用于对多个通道信息执行数据处理的处理装置，包括存储模块、读取模块、多个
先进先出队列、通道信息获取模块，其中：所述存储模块包括对应于所述多个通道信息的多个存储区域，其中，所述存储区域配置为用于存储针对所述多个通道信息中的任一通道信息的数据信息；所述读取模块配置为根据读请求信号依次从所述存储模块的所述多个存储区域读取对应于所述多个通道信息的所述数据信息至所述多个先进先出队列；所述先进先出队列配置为根据控制信号存储对应于所述多个通道信息中的任一通道信息的所述数据信息，以等待用于所述数据处理；以及所述通道信息获取模块配置为获取所述多个通道信息中的目标通道信息，并根据所述目标通道信息从所述多个先进先出队列中选择对应于所述目标通道信息的先进先出队列，以用于所述数据处理，其中，所述读请求信号受控于所述先进先出队列的第一状态信号和所述存储模块的第二状态信号，所述第一状态信号指示所述先进先出队列的满或非满状态，所述第二状态信号指示所述存储模块的空或非空状态。10.根据权利要求9所述的处理装置，其中，所述第一状态信号为高时指示所述先进先出队列为满状态，所述第一状态信号为低时指示所述先进先出队列为非满状态，所述控制信号受控于所述第一状态信号的下降沿，所述先进先出队列进一步配置为，响应于检测到所述第一状态信号的下降沿，使能执行对所述数据的写入。11.根据权利要求9所述的处理装置，其中，所述控制信号受控于所述读请求信号和所述第一状态信号。12.根据权利要求11所述的处理装置，其中，若所述第一状态信号指示所述先进先出队列的非满状态且所述第二状态信号指示所述存储模块的非空状态，则所述读请求信号指示读请求处于有效状态，否则所述读请求信号指示读请求处于有效状态，所述第一状态信号为高时指示所述先进先出队列为满状态，所述第一状态信号为低时指示所述先进先出队列为非满状态，所述控制信号由在同一时钟周期下，所述读请求信号是否存在所述使能状态和所述禁用状态的转换与所述第一状态信号进行逻辑与而确定。13.根据权利要求12所述的处理装置，其中，若在同一时钟周期下所述读请求信号存在所述使能状态和所述禁用状态的转换且所述第一状态信号为低，所述先进先出队列进一步配置为，响应于检测到所述第一状态信号的下降沿，禁止执行对所述数据的写入。14.根据权利要求12所述的处理装置，其中，若在同一时钟周期下所述读请求信号存在所述使能状态和所述禁用状态的转换且所述第一状态信号为高，所述先进先出队列进一步配置为，响应于检测到所述第一状态信号的下降沿，使能执行对所述数据的写入。15.根据权利要求9所述的处理装置，其中，所述控制信号为所述...

【专利技术属性】
技术研发人员：罗仕麟，
申请(专利权)人：北京奕斯伟计算技术有限公司，
类型：发明
国别省市：