用于对多个通道信息执行数据处理的处理装置及系统制造方法及图纸

公开了用于对多个通道信息执行数据处理的处理装置及系统，该处理装置包括：通道信息获取模块，其配置为获取多个通道信息中的目标通道信息；存储模块，其包括对应于多个通道信息的多个存储区域，其中，多个存储区域的每个配置为用于存储针对多个通道信息中的任一通道信息的数据信息；读取模块，其配置为依次从存储模块的多个存储区域预存数据信息至预存模块；预存模块，其配置为从存储模块的多个存储区域预存数据信息，以等待用于数据处理，并且根据所获取的目标通道信息输出对应于目标通道信息的被预存的目标数据信息，以用于所述数据处理。根据本公开的实施例提供的上述处理装置及系统可以降低或消除数据处理操作的延迟，提高数据处理效率。提高数据处理效率。提高数据处理效率。

【技术实现步骤摘要】
用于对多个通道信息执行数据处理的处理装置及系统


[0001]本公开的实施例涉及一种用于对多个通道信息执行数据处理的处理装置、方法、及计算机系统。

技术介绍

[0002]在计算机系统中，经常需要在I/O内存、内存与内存之间交换数据。直接存储器访问(Direct Memory Access，DMA)技术是一种高速的数据传输方式，允许在外部设备和存储器之间、存储器与存储器之间等直接传输数据。DMA过程主要由硬件来实现，此时外部设备和内存之间进行数据交换不通过中央处理器(Central Processing Unit，CPU)的控制，而是利用系统总线，由DMA硬件控制器控制总线直接完成外部设备和内存之间的数据交换。

技术实现思路

[0003]根据本公开的第一方面，提出了一种用于对多个通道信息执行数据处理的处理装置，包括通道信息获取模块、存储模块、读取模块、预存模块，其中：所述通道信息获取模块配置为获取所述多个通道信息中的目标通道信息；所述存储模块包括对应于所述多个通道信息的多个存储区域，其中，所述多个存储区域的每个配置为用于存储针对所述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于对多个通道信息执行数据处理的处理装置，包括通道信息获取模块、存储模块、读取模块、预存模块，其中：所述通道信息获取模块配置为获取所述多个通道信息中的目标通道信息；所述存储模块包括对应于所述多个通道信息的多个存储区域，其中，所述多个存储区域的每个配置为用于存储针对所述多个通道信息中的任一通道信息的数据信息；所述读取模块配置为依次从所述存储模块的所述多个存储区域预存所述数据信息至所述预存模块；以及所述预存模块配置为从所述存储模块的所述多个存储区域预存所述数据信息，以等待用于所述数据处理，并且根据所获取的所述目标通道信息输出对应于所述目标通道信息的被预存的目标数据信息，以用于所述数据处理。2.根据权利要求1所述的处理装置，其中，所述预存模块包括：多个存储单元，所述多个存储单元中的每一个配置为存储对应于所述多个通道信息中的任一或选择的至少一个通道信息的所述数据信息，以等待用于所述数据处理；以及多路选择器，其配置为根据所述目标通道信息从所述多个存储单元中选择对应于所述目标通道信息的存储单元，以用于所述数据处理。3.根据权利要求2所述的处理装置，其中，所述读取模块包括：第一轮询调度模块，其配置为轮询确定要执行所述预存的所述多个通道信息中的其一通道信息；以及数据读控制模块，其配置为根据所述其一通道信息将对应于所述其一通道信息的所述存储区域中的所述数据信息读入至所述存储单元，以等待用于所述数据处理。4.根据权利要求3所述的处理装置，其中，所述第一轮询调度模块进一步配置为：响应于在当前所述通道信息上完成所述预存操作且所述存储模块中的所述数据信息为非空，执行下一次轮询以确定下一个要执行所述预存操作的通道信息。5.根据权利要求3所述的处理装置，其中，所述通道信息获取模块包括：第二轮询调度模块，其配置为轮询确定要执行所述数据处理的多个通道信息中的所述目标通道信息。6.根据权利要求5所述的处理装置，其中，所述第二轮询调度模块进一步配置为：响应于在当前所述通道信息上完成所述数据处理操作，执行下一次轮询以确定下一个要执行所述数据处理的通道信息。7.根据权利要求2所述的处理装置，其中，所述存储单元包括基于组合逻辑的先进先出队列，并且所述先进先出队列配置为能使针对所述先进先出队列的请求信号和与所述请求信号相关联的数据信息在同一时钟周期出现。8.根据权利要求1
‑
7任一所述的处理装置，其中，所述处理装置为直接存储单元访问装置(Direct Memory Access，DMA)，所述数据处理操作包括数据搬运操作。9.根据权利要求8所述的处理装置，其中，所述数据搬运操作包括对所述数据信息的搬运或者对由所述数据信息所指示的目标数据的搬运，所述目标数据为神经网络处理器用于执行神经网络运算所需要的数据，所述神经网络处理器包括至少一个处理单元阵列和多个全局缓冲器集群，所述数据信息指示所述目标数
据的地址信息，所述地址信息基于所述目标数据与所述处理单元阵列中的至少一个处理单元之间的映射关系得到，每个所述全局缓冲器集群用于在所述多个通道信息中的一个通信信息上接收被搬运的所述数据信息或者被搬运的所述目标数据。10.根据权利要求8所述的处理装置，还包括：接口控制模块，其配置为从所述预存模块获取所述目标数据信息，根据所述目标数据信息生成数据搬运请求，并根据所述数据搬运请求执行所述数据搬运操作。11.一种计算机系统，包括：根据权利要求1
‑
8、10任一所述的处理装置；以及神经网络处理器，其中，所述神经网络处理器与所述处理装置电性耦合，所述神经网络处理器包括至...

【专利技术属性】
技术研发人员：罗仕麟，
申请(专利权)人：北京奕斯伟计算技术有限公司，
类型：发明
国别省市：