一种高斯信道模拟电路及方法技术

本发明专利技术涉及电子电路领域，提供一种高斯信道模拟电路及方法，包括：计算模块、线性反馈移位寄存器单元、第一F函数值存储器、第二F函数值存储器、第三F函数值存储器、第四F函数值存储器、第五F函数值存储器、多路选择器、G函数值存储器、FG乘法器、符号反转器和迭代累加器。本发明专利技术具备实时性强、可靠性高、结构简单的特点；同时可以十分方便地调节信噪比，实时产生服从高斯分布的随机数，实现对输入进行加噪的任务。务。务。

【技术实现步骤摘要】
一种高斯信道模拟电路及方法


[0001]本专利技术涉及电子电路领域，尤其涉及一种高斯信道模拟电路及方法。

技术介绍

[0002]信道模拟器是研究通信系统性能必要的工具。在研究发射机、接收机系统相关算法误码性能的过程中，如果在实际信道环境中进行测试，一方面测试成本较大，一方面由于信道环境是实时变化的，不利于分析结果。对于信道模拟器的研究，现有技术方案中信道模拟器设计复杂，实时性低。为了满足高速系统测试的样点生成速率，往往通过堆砌逻辑的方式来满足生成速率要求。对于高斯信道的模拟器的结构优化，相关研究相对较少。
[0003]上述内容仅用于辅助理解本专利技术的技术方案，并不代表承认上述内容是现有技术。

技术实现思路

[0004]为解决上述问题，本专利技术提供一种高斯信道模拟电路，其特征在于，包括：计算模块、线性反馈移位寄存器单元、第一F函数值存储器、第二F函数值存储器、第三F函数值存储器、第四F函数值存储器、第五F函数值存储器、多路选择器、G函数值存储器、FG乘法器、符号反转器和迭代累加器；
[0005]所述线性反馈移位本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高斯信道模拟电路，其特征在于，包括：计算模块、线性反馈移位寄存器单元(11)、第一F函数值存储器(21)、第二F函数值存储器(22)、第三F函数值存储器(23)、第四F函数值存储器(24)、第五F函数值存储器(25)、多路选择器(26)、G函数值存储器(31)、FG乘法器(41)、符号反转器(51)和迭代累加器(61)；所述线性反馈移位寄存器单元(11)包括多个LFSR寄存器；所述计算模块与所述第一F函数值存储器(21)、所述第二F函数值存储器(22)、所述第三F函数值存储器(23)、所述第四F函数值存储器(24)、所述第五F函数值存储器(25)和所述G函数值存储器(31)均电性连接；所述线性反馈移位寄存器单元(11)与所述计算模块、所述第一F函数值存储器(21)、所述第二F函数值存储器(22)、所述第三F函数值存储器(23)、所述第四F函数值存储器(24)、所述第五F函数值存储器(25)、所述G函数值存储器(31)和所述符号反转器(51)均电性连接；所述第一F函数值存储器(21)、所述第二F函数值存储器(22)、所述第三F函数值存储器(23)、所述第四F函数值存储器(24)和所述第五F函数值存储器(25)均与所述多路选择器(26)电性连接，所述多路选择器(26)与所述FG乘法器(41)电性连接，所述FG乘法器(41)与所述G函数值存储器(31)和所述符号反转器(51)电性连接，所述符号反转器(51)与所述迭代累加器(61)电性连接。2.根据权利要求1所述的高斯信道模拟电路，其特征在于，所述LFSR寄存器包括：第一触发单元、第二触发单元、第三触发单元、第四触发单元和第五触发单元；所述第一触发单元、所述第二触发单元和所述第五触发单元串联连接；所述第二触发单元、所述第三触发单元、所述第四触发单元和所述第五触发单元之间相互并联；所述第一触发单元包括：触发器(211)和加法器(221)，所述触发器(211)与所述加法器(221)串联连接；所述第二触发单元包括：触发器(212)；所述第三触发单元包括：触发器(213)和加法器(222)，所述触发器(213)与所述加法器(222)串联连接；所述第四触发单元包括：触发器(214)和加法器(223)，所述触发器(214)与所述加法器(223)串联连接；所述第五触发单元包括：触发器(215)和加法器(224)，所述触发器(215)与所述加法器(224)串联连接。3.根据权利要求1所述的高斯信道模拟电路，其特征在于，所述第一F函数值存储器(21)、所述第二F函数值存储器(22)、所述第三F函数值存储器(23)、所述第四F函数值存储器(24)和所述第五F函数值存储器(25)的读取地址均为4bit二进制数，输出的F函数值均为9bit二进制数，其中小数位是7位，整数位是2位。4.根据权利要求1所述的高斯信道模拟电路，其特征在于，所述G函数值存储器(31)的读取地址为8bit二进制数，输出的G函数值为8bit二进制数，其中小数位是7位，整数位是1位。5.根据权利要求1所述的高斯信道模拟电路，其特征在于，所述FG乘法器(41)输出的相
乘结果为9bit二进制数，其中小数位是6位，整数是3位。6.根据权利要求1所述的高斯信道模拟电路，其特征在于，所述符号反转器(51)对所述FG乘法器(41)输出的相乘结果赋予随机符号。7.一种高斯信道模拟方法，基于如权利要求1
‑
6任一项所述的高斯信道模拟电路实现，其特征在于，包括：S1：线性反馈移位寄存器单元(11)为计算单元、第一F函数值存储器(21)、第二F函数值存储器(22)、第三F函数值存储器(23)、第四F函数值存储器...

【专利技术属性】
技术研发人员：付祥旭，王家豪，李盈玉，陈振兴，
申请(专利权)人：中国地质大学武汉，
类型：发明
国别省市：