一种高压单粒子加固LDMOS器件制造技术

本发明专利技术提供一种高压单粒子加固LDMOS器件，包括P型衬底、深N型阱区、P型埋层、N型漂移区、P型阱区、源区P+注入、源区N+注入、栅氧化层、源区Ptop注入、漏极N+注入、多晶硅，本发明专利技术通过缩短常规器件原N+掺杂横向漏区的宽度和添加一个N

【技术实现步骤摘要】
一种高压单粒子加固LDMOS器件


[0001]本专利技术涉及半导体功率器件领域，具体涉及一种高压SEB
‑
hardened LDMOS器件结构。

技术介绍

[0002]随着航天器在军用和民用航天事业的普遍运用，越来越多的电子器件被应用于空间环境，如星载北斗系统、卫星通信系统、遥感系统等。当航天器在宇宙空间中工作时，辐射环境中的辐射粒子对航天器上的电子元器件产生不利的辐射效应，因此对航天器的可靠性提出了更高的要求。
[0003]当LDMOS器件运用在航天器的开关电源、LDO、充电电路上时，必然受扰辐照的影响。宇宙空间中存在大量的带电粒子和宇宙射线，当空间中的高能粒子束对器件进行“轰击”，高密度非平衡的电子空穴对沿着重离子轨道产生，并且在强电场作用下进行漂移，一旦寄生双极晶体管被打开，其正反馈将导致大电流和低电压。如果瞬态电流通过数字电路的组合逻辑传播并锁存在存储器元件中，则单粒子电流可能导致单粒子扰动。
[0004]单粒子效应可以分为可恢复的和不可恢复的。其中单粒子翻转、单粒子瞬变脉冲、单粒子功能中断等属于可恢复的效应，一般发生在CMOS器件上，这些软错误不足以使器件损伤，可以通过限流电阻、电源复位等手段来恢复正常工作。而不可恢复的是指单粒子对器件造成物理损伤或永久的功能性损伤，比如单粒子闩锁，单粒子烧毁和单粒子栅穿就是两种发生在功率MOSFET上不可恢复的效应。
[0005]如图1所示为常规LDMOS器件的剖面图。包括了位于底部的P型衬底1；位于P型衬底1右上方的深N型阱区2；位于P衬底1左上方的P型埋层3；位于P型埋层3右侧的N型漂移区4；位于P型埋层3左上方的P型阱区5；位于P型阱区5左上方的源区P+注入7；位于源区P+注入7右侧的源区N+注入8；位于P型阱区5右上方的栅氧化层9；位于局部埋氧层6上方的源区Ptop注入10；位于Ptop注入10上方的局部场氧化层11；位于局部埋氧层6右上方的漏极N+注入12；位于栅氧化层9上方的多晶硅13。
[0006]如图2所示为单粒子打入器件内部示意图，当粒子打入器件内部时，由于漏端和衬底电压的存在，在该电压形成的电场作用下，粒子入射轨迹上的电子空穴对发生扩散漂移运动，最终汇集到漏极处形成较大的瞬态电流。对于单粒子瞬态脉冲，值得关注的是，在驱动电路中会由前一级驱动的输出传播到后一级的输入上，产生所谓的“毛刺”，当这个“毛刺”的脉冲宽度足够宽的时候，就会使得电路功能异常。
[0007]如图3所示为单粒子烧毁示意图，当器件处于关断状态时，粒子从漏极打入器件，在粒子轨迹内产生大量的电子空穴对，根据“漏斗效应”理论，一开始电子向高电位电极的方向移动，空穴向低电位方向移动，形成漏斗。随着时间的推移，电子空穴对在漏端电压的作用下向粒子轨迹两侧扩散，电流会流向P阱区域，使得P阱与N+源之间产生电位，当电位足够高的时候，会使得P阱/N+源这一PN结正向偏置，同时由于漏极高电位，使得N漂移区、P阱、N+源所形成的NPN寄生晶体管处于放大状态，最终随着漏电流的增大，使得LDMOS器件发生
烧毁。还有一种可能的解释是粒子轨迹上的电子空穴对在耗尽区中发生碰撞电离，使得器件发生雪崩击穿，最终过大的电流流过器件，最终导致器件发生热烧毁。
[0008]如图4所示为单粒子辐照原理图及重离子束参数。为了分析不同结构的LDMOS器件对重离子束注入的响应，使用Sentaurus TCAD进行了必要的仿真。在模拟过程中，重离子束的注入采用高斯分布模拟，高斯分布的特征半径为0.5μm，分布范围为30μm(器件的纵向长度为100μm)。为了准确反映辐照下的响应机制，所有模拟都采用了以下物理模型:(1)掺杂依赖的SRH复合和俄歇复合，(2)热力学模型，(3)温度、掺杂、电场和载流子
‑
载流子
‑
散射对迁移率的影响；同时，考虑重离子在SiO2中的作用，将SiO2视为等效半导体材料。实验证明，得到的仿真结果与高压晶体管中的实验数据基本一致。LDMOS对SEB的响应在很大程度上取决于漏极的偏置电压和重离子的LET。如图4所示，分析SEB的机制更简单直观，将重离子的LET设置为0.2pC/μm(1pC/μm约等于96.53MeV
·
cm2/mg)以及重离子的入射方向为90
°
，随漏极电压的不同而变化，同时，入射范围也固定在30μm。
[0009]如图5所示为重离子束从传统LDMOS漂移区入射后SEB发生与否的漏极电流响应。SEB与重离子的LET轨道有关，也与偏压条件有关。从轨道的角度看，敏感位置在电场相对较高或完全耗尽的区域。结果表明，LDMOS器件对SEB响应最敏感的状态是OFF状态。因此，在进行SEE模拟之前，参考图1中传统LDMOS的器件截面，将栅极、源和衬底设置在一个共地(0V)上。相对于地，漏极设置为从低电压到高电压的相对正偏压。如图4所示，当漏极电压不超过196V时，重离子束只会产生瞬态电流。当SEE逐渐消失时，瞬态电流随着电子
‑
空穴对的复合而减小，最终恢复到原来的状态，这在实际LDMOS电路中称为安全响应。然而，当漏极电压达到197V及以上时，由电流诱导的电场产生的冲击电离才会发生。产生的电子空穴的冲击电离可以打开脆弱的寄生p
‑
n
‑
p晶体管(T1)，导致该横向寄生晶体管(T1)的大电流。T1和T2之间的正电流反馈和设备内部碰撞电离引起的雪崩击穿将共同作用，产生大量的热，导致最终的设备破坏。
[0010]目前针对上述问题，提供一种高压SEB
‑
hardened LDMOS器件结构。

技术实现思路

[0011]本专利技术的目的，是针对单粒子辐照后，对于传统的LDMOS器件，源的寄生p
‑
n
‑
p
‑
n(SCR)结构的正反馈和漏极的雪崩击穿会导致整个器件烧毁。考虑到单粒子辐照的随机性和SEB的严重程度，提出了一种可行的SEB
‑
hardened LDMOS结构，在安全BV以下，随着Vth
‑
SEB的增加，LDMOS系统的安全性和可靠性可以得到极大的提高。。
[0012]为了达到上述目的，本专利技术技术方案如下：
[0013]一种高压单粒子加固LDMOS器件，包括位于底部的P型衬底1、位于P衬底1右上方的深N型阱区2、位于P型衬底1左上方的P型埋层3、位于P型埋层3右侧的N型漂移区4、位于P型埋层3上方的P型阱区5、位于P型阱区5内部左上方的源区P+注入7、位于P型阱区5内部源区P+注入7右侧的源区N+注入8，深N型阱区2的深度大于源区N+注入8的深度，还包括位于P型阱区5右上方的栅氧化层9、位于N型漂移区4内部上方的源区Ptop注入10、位于源区Ptop注入10上方的局部场氧化层11、位于深N型阱区2内部右上方的漏极N
‑
注入14、位于N型漂移区4右上方漏极N
‑
注入14右本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种高压单粒子加固LDMOS器件，其特征在于：包括位于底部的P型衬底(1)、位于P衬底(1)右上方的深N型阱区(2)、位于P型衬底(1)左上方的P型埋层(3)、位于P型埋层(3)右侧的N型漂移区(4)、位于P型埋层(3)上方的P型阱区(5)、位于P型阱区(5)内部左上方的源区P+注入(7)、位于P型阱区(5)内部源区P+注入(7)右侧的源区N+注入(8)，深N型阱区(2)的深度大于源区N+注入(8)的深度，还包括位于P型阱区(5)右上方的栅氧化层(9)、位于N型漂移区(4)内部上方的源区Ptop注入(10)、位于源区Ptop注入(10)上方的局部场氧化层(11)、位于深N型阱区(2)内部右上方的漏极N
‑
注入(14)、位于N型漂移区(4)右上方漏极N
‑
注入(14)右侧的漏极N+注入(12)、位于栅氧化层(9)上方的多晶硅(13)。2.根据权利要求1所述的一种高压单粒子加固LDMOS器件，其特征在于：漏极N+注入(12)的深度浅于漏极N
‑
注入(14)，漏极N+注入(12)的水平方向的长度小于漏极N
‑
注入(14)，水平方向为平行于器件表面的方向，N型漂移区(4)
‑

【专利技术属性】
技术研发人员：方健，魏亚瑞，雷一博，江秋亮，王腾磊，刘颖，金丽生，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：