【技术实现步骤摘要】
【国外来华专利技术】用于组织处理路径的激励以用于测试微电路的方法、布置和计算机程序产品
专利
[0001]本专利技术一般涉及测试微电子电路中处理路径的正确操作的技术。具体而言，本专利技术涉及对此类测试进行定时，以便在需要时足够新近的最新测试结果可用，而不会对微电子电路的其他功能造成不必要的干扰。
[0002]专利技术背景
[0003]微电子电路中的处理路径包括寄存器电路位于逻辑单元之后的链。寄存器电路必须在触发信号的上升沿和/或下降沿(如果寄存器电路是触发器)或触发信号的高电平或低电平(如果寄存器电路是锁存器)存储前一逻辑单元的输出值。过高的时钟频率和/或过低的工作电压可能会导致前一逻辑单元的输出值变化太晚以致于无法被正确存储的定时事件。
[0004]自适应微电子电路能够动态改变工作电压和/或时钟频率，以相关于所需性能来控制其功耗：如果可以接受由此导致的最大性能的暂时退化，则可以通过降低工作电压和/或时钟频率来降低功耗。为了向微电子电路提供当前使用的工作电压和时钟频率的组合是否有导致定时事件的风险的知识，必须为定时事件检测配备至少一些其处...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】1.一种用于组织微电子电路中的处理路径的激励的方法，包括：
‑
向决策软件提供一条或多条输入信息，
‑
执行所述决策软件以基于至少所述一条或多条输入信息来决定所述微电子电路的所述处理路径中的一者或多者是否将用测试信号激励，以及
‑
作为决定所述微电子电路的所述一个或多个处理路径将用所述测试信号激励的结果，继续进行来用所述测试信号激励所述处理路径中的所述一者或多者，并监测所述一个或多个所激励的处理路径上是否发生定时事件；其中所述定时事件是在所激励的处理路径上的相应寄存器电路的输入处的数字值的变化，所述变化发生在由所述相应寄存器电路的触发信号所定义的允许时间限制之后。2.如权利要求1所述的方法，其特征在于，包括：
‑
执行作为在所述微电子电路中运行的实时操作系统的一部分的调度器，
‑
通过所述调度器的所述执行，按照与所述微电子电路中的多个任务相关联的优先级所定义的顺序，调度所述任务的运行，
‑
通过所述调度器的所述执行，在运行所述任务的连贯时段之间的空闲时段内，重复性地将所述微电子电路设置为空闲状态，以及
‑
使用进入空闲状态的所述设置作为所述一条或多条输入信息中的一条，以便在所述空闲时段中的一者或多者期间，用所述测试信号激励所述处理路径中的一者或多者。3.如权利要求2所述的方法，其特征在于，包括：
‑
通过调度空闲任务的运行来执行所述微电子电路进入所述空闲状态的所述设置，与所述空闲任务相关联的优先级低于与所述其他任务相关联的优先级，以及
‑
通过运行与优先级高于所述空闲任务的优先级但低于与所述其他任务相关联的优先级的激励任务来执行所述一个或多个处理路径的所述激励。4.如权利要求2或3所述的方法，其特征在于，所述一个或多个处理路径的所述激励在发出中断禁用指令之后并在发出中断启用指令之前进行。5.如前述权利要求中的任一项所述的方法，其特征在于，特定指令(诸如NOP(无操作)指令)或特定指令集的发生被用作所述一条或多条输入信息中的一条，以便在所述特定指令或所述特定指令集的执行期间执行所述一个或多个处理路径的所述激励。6.如前述权利要求中的任一项所述的方法，其特征在于，涉及将一个或多个数字值写入预定义寄存器的写入操作的发生被用作所述一条或多条输入信息中的一条，以便响应于这种写入操作的发生而执行所述一个或多个处理路径的所述激励。7.如权利要求2到6中的任一项所述的方法，其特征在于，由编译器自动添加到所述实时操作系统的经编译形式的机器可执行指令的发生被用作所述一条或多条输入信息中的一条，以便响应于所述机器可执行指令的发生而执行所述一个或多个处理路径的所述激励。8.如权利要求2到7中的任一项所述的方法，其特征在于，包括使用所述空闲状态来运行所述微电子电路的内务处理操作，诸如经释放的系统存储器的去碎片化或擦除一个或多个闪存块。9.如权利要求2到8中的任一项所述的方法，其特征在于，包括使用所述空闲状态来运行所述微电子电路的非核心操作，诸如：
‑
片上或片外互连延迟，
‑
其他I/O延迟，
‑
功率控制逻辑延迟，诸如休眠模式，
‑
缓存未命中，
‑
集成存储器控制器延迟，或
‑
其他存储器延迟。10.如权利要求8或9所述的方法，其特征在于，包括：
‑
在所述内务处理或非核心操作已经执行后发出等待中断指令，所述等待中断指令暂停所述微电子电路中任何任务的进一步执行，直到接收到后续中断，以及
‑
在执行所述内务处理或非核心操作之后但在发出所述等待中断指令之前，执行所述一个或多个处理路径的所述激励。11.如前述权利要求中的任一项所述的方法，其特征在于，包括：
‑
作为决定所述微电子电路的所述一个或多个处理路径将用所述测试信号来激励的结果，检查要被激励的那些一个或多个处理路径是否已经具有数据处理活动，以及
‑
响应于发现将被激励的那些一个或多个处理路径已经具有数据处理活动，取消用测试信号对那些一个或多个处理路径的所决定的激励，并利用所述数据处理活动来监测那些一个或多个处理路径上是否发生定时事件。12.如前述权利要求中的任一项所述的方法，其特征在于，在继续进行来用所述测试信号激励所述处理路径中的所述一者或多者之前，检查在最大允许延迟内作为所述微电子电路的其他操作的一部分是否将存在用于执行所述激励的足够时间，以便
‑
响应于所述检查指示在最大允许延迟内作为所述微电子电路的其他操作的一部分将存在用于执行所述激励的足够时间，在继续进行来激励所述处理路径中的所述一者或多者之前，等待所述足够时间，以及
‑
响应于所述检查指示在最大允许延迟内作为所述微电子电路的其他操作的一部分不存在用于执行所述激励的足够时间，强制改变所述微电子电路的所述其他操作以提供所述足够时间，并且然后继续进行来激励所述处理路径中的所述一者或多者。13.如前述权利要求中的任一项所述的方法，其特征在于，包括：
‑
基于执行所述多个任务中的至少一个任务的即将到来的时刻，来选择所选工作电压电平和所选时钟频率中的至少一者，以及
‑
在所选工作电压电平和/或时钟频率下对所述一个或多个处理路径执行所述激励，以使所述激励指示所述微电子电路成功执行所述即将到来的任务的能力。14.一种包括处理单元的微电子电路，所述处理单元包括处理路径并且被配置成：
‑
向决策软件提供一条或多条输入信息，
‑
执行所述决策软件以基于至少所述一条或多条输入信息来决定所述微电子电路的所述处理路径中的一者或多者是否将用测试信号来激励，以及
‑
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。