基于覆盖率的微电子电路及用于提供微电子电路的设计的方法技术

微电子电路包含布置在多个处理路径中的多个逻辑单元及寄存器电路、以及与该处理路径中的个别该处理路径相关联的多个监视单元。各该监视单元配置为响应于该个别处理路径的异常运行，以产生观察信号。依据可能产生的延迟量，所述多个逻辑单元中的每个属于多个延迟等级的一者。该延迟等级包含第一、第二和第三等级，其中，该第一等级覆盖可能产生最长延迟的逻辑单元，该第二等级覆盖可能产生相较于该第一等级较短的延迟的逻辑单元，而该第三等级覆盖可能产生相较于该第二等级较短的延迟的逻辑单元。至少一些所述多个处理路径包含属于该第二等级但没有监视单元的逻辑单元。至少一些所述多个处理路径包含属于该第三等级但具有与它们相关联的监视单元的逻辑单元。

【技术实现步骤摘要】
【国外来华专利技术】基于覆盖率的微电子电路及用于提供微电子电路的设计的方法
该专利技术涉及一种关于包含多个处理路径的微电子电路的技术。特别地，该专利技术涉及一种方式，在该方式中，该处理路径的不同等级的延迟关键性可列入考虑。
技术介绍
微电子电路中的处理路径行进通过逻辑单元及寄存器电路，使得寄存器电路在触发信号的上升或下降边缘(如果寄存器电路是触发器)或在触发信号的高或低电平(如果寄存器电路是锁存器)储存前一个逻辑单元的输出值。触发信号的触发边缘或一些其它控制事件定义可允许的时间限制，在可允许的时间限制之前，数字值必需出现在寄存器电路的数据输入处，以被适当地储存。可允许的时间限制不必然是触发边缘的确切瞬间，而是由于诸如电压电平能够变化的有限速率的物理效应被定义为与触发边缘的确切瞬间有某种关系。微电子电路中的时间借用是指：电路组件暂时地被允许借用来自后续阶段的时间，也就是比预期晚地改变数字值，如果相同处理路径上的接续电路组件可处理它，而没有破坏被处理的数据的话。时间借用的事例的发生应侦测成时序事件。监视器电路是侦测时序事件的一种方式。监视器电路是添加至或与寄存器电路相关联的电路组件或功能性，并且被配置为产生时序事件观察(timingeventobservation,TEO)信号，以作为晚于该可允许的时间限制发生的输入数字值中的变化的响应。除了实际监视器电路外，微电子电路必需包含OR树和/或其它结构，用于收集、处理及分析来自监视器电路的TEO信号。存在其它种类的监视单元及方法。一个示例是使用仿真实际处理路径上的延迟量的复制路径。已知输入信号可以被馈入至复制路径；复制路径的已知建构是指，已知种类的输出信号应该出来。如果复制路径的输出不是其应有的输出，则非常有可能某些数字值在实际处理路径也变化的晚。以一种或另一种方式进行的监视可以与举例来说先进电压调节((AdvancedVoltageScaling,AVS)；有时也是适配性电压调节(AdaptiveVoltageScaling))组合，使得在监视中侦测的事件的数量增加引发运行电压升高，反之亦然。侦测的事件数量也可触发其它补偿动作，通常涉及电路的其它运行参数的数值中的变化，举例来说，如时钟频率或者暂时地改变时钟波形。用于监视使用的电路单元的主要缺点是在于它们消耗电路面积及运行功率。将监视器电路、复制路径和/或其它监视单元放置至设计的微电子电路内涉及折衷。监视单元越多，用于侦测时序事件的覆盖率就越佳，但同时，与最初设计的微电子电路的电路面积及运行功率相比，用于其他目的消耗更多的电路面积及运行功率。关于电路组件如何工作的知识允许微电子电路的设计者作出延迟分布分析，其判定各电路组件将会对数据引发多少延迟，该数据通过电路组件而进行。用来放置监视单元的直接指南将涉及将电路组件依据它们将引发多长延迟而分类成延迟等级，并且涉及决定仅监视在处理路径上属于最长延迟等级的那些电路组件。然而，由于许多原因，那将仅提供该问题的一部分解决方案。首先，制造的微电子电路之间的个别差异使得无法确定哪个电路组件将实际是关键者。依据延迟分布分析而仅属于第二或第三最长延迟等级的电路组件有可能实际是真实生活制造的电路中的最关键电路组件。其次，执行的软件有可能使得(至少在特定情况下)它没有使用行进通过该最关键电路组件的那些处理路径，用于延伸的时间周期，使得应该实际地被侦测到的事件在延迟分布分析中在不被认为是关键的那些处理路径上发生。第三、即使数据正在流经关键处理路径，也可能发生数据在瞬间含有延伸序列的常数(不变)的数字值，其自然地使得在那些路径上侦测任何例外事件成为不可能，因为这种事件仅发生于数字值在寄存器电路的输入处变化时。对于设计微电子电路的任务的额外复杂性来自于测试的需求。可测试性设计(DesignedForTestability,DFT)、或测试设计(Design-For-Test,DFT)的概念已经成为事实上的工业标准，其定义用于测试微电子电路的某些程序。例如，应该有可能选择地耦接微电子电路中所含有的寄存器电路至主要地作为移位寄存器而运行的长链(longchain)中；一串数字值可从一端馈入，并从另一端读出。将已知测试图案通过这种寄存器电路链并且在输出处核对其形式，决定该链中的所有寄存器电路是否正在如期望的改变它们的状态，或者是否有寄存器电路固定在一些特别数值(固定型故障测试(stuck-atfaulttest))。快速故障测试(at-speedfaulttest)涉及以低时钟速度缓慢地馈入测试图案，之后以完全运行速度给出一个或多个时钟脉冲，使得测试图案在该链中以功能性逻辑速度进行与时钟脉冲一样多的步骤，并且最终再次以低时钟速度结束(clockout)该测试图案。快速测试可给出关于寄存器电路是慢于预期的信息。如果涉及监视器电路及时间借用能力、或其它种类的监视单元，则这些也应该是可测试的。
技术实现思路
此处的目的是提出微电子电路，其打破在监视单元的数量与因此获得的覆盖率之间的最佳平衡。覆盖率是指处理路径可被监视用于时序事件的发生的比率。另一个目的是提出用来产生具有上面提到的特性的微电子电路的设计的方法。又另一个目的是确保该微电子电路与标准DFT方法学兼容，并且能够进行AVS。通过考虑行进经过寄存器电路之间的两个或多个逻辑单元级的一条处理路径的延迟关键性而至少决定用来放置监视单元的一些位置，以达成这些目的。依据第一方面，提供一种包含多个逻辑单元及寄存器电路的微电子电路，逻辑单元及寄存器电路布置在多个处理路径中。该微电子电路包含与相应处理路径相关联的多个监视单元，这些监视单元中的每个被配置为产生观察信号，作为对该相应处理路径的异常运行的响应。依据可能产生的延迟量，所述多个逻辑单元中的每个属于多个延迟等级的一者。该延迟等级包含第一、第二和第三等级，其中，该第一等级覆盖可能产生最长延迟的逻辑单元，该第二等级覆盖可能产生相较于该第一等级较短的延迟的逻辑单元，而该第三等级覆盖可能产生相较于该第二等级较短的延迟的逻辑单元。至少一些所述多个处理路径包含属于该第二等级但没有监视单元的逻辑单元。至少一些所述多个处理路径包含属于该第三等级但具有与它们相关联的监视单元的逻辑单元。依据实施例，监视单元包含与相应的所述多个寄存器电路相关联的多个监视器电路，所述多个监视器电路中的每个监视器电路被配置为产生相应的时序事件观察信号，作为对于在所述相应寄存器电路的输入处的数字值的改变的响应，该改变是晚于由该相应寄存器电路的触发信号所定义的可允许的时间限制而发生的。在这些处理路径上接着属于该第二等级的逻辑单元的至少一些所述寄存器电路没有监视器电路，以及至少一些所述监视器电路与在该处理路径上接着属于该第三等级的逻辑单元的寄存器电路相关联。监视器电路的使用包含可以使该微电子电路的控制单元知道发生的时序事件、并且采取适当措施的优点。依据实施例，至少一些所述处理路径为适配性处理路径，其性能能够通过使该微电子电路的运行参数取(assume)运行参数值来配置。这种处理路径的适配性本文档来自技高网...

【技术保护点】
1.一种微电子电路，包含：/n多个逻辑单元及寄存器电路，所述多个逻辑单元和寄存器电路被布置在多个处理路径中，以及/n多个监视单元，其与所述多个处理路径中的相应处理路径相关联，所述多个监视单元中的每个监视单元被配置为产生观察信号，作为对该相应处理路径的异常运行的响应；/n其中，依据可能产生的延迟量，所述多个逻辑单元中的每个逻辑单元属于多个延迟等级之一，并且其中，所述延迟等级包含第一等级、第二等级和第三等级，其中，第一等级覆盖可能产生最长延迟的逻辑单元，第二等级覆盖可能产生相较于第一等级较短的延迟的逻辑单元，而第三等级覆盖可能产生相较于第二等级较短的延迟的逻辑单元，/n其特征在于：/n所述多个处理路径中的至少一些处理路径包含属于该第二等级但没有监视单元的逻辑单元，以及/n所述多个处理路径中的至少一些处理路径包含属于该第三等级但具有与它们相关联的监视单元的逻辑单元。/n

【技术特征摘要】
【国外来华专利技术】1.一种微电子电路，包含：
多个逻辑单元及寄存器电路，所述多个逻辑单元和寄存器电路被布置在多个处理路径中，以及
多个监视单元，其与所述多个处理路径中的相应处理路径相关联，所述多个监视单元中的每个监视单元被配置为产生观察信号，作为对该相应处理路径的异常运行的响应；
其中，依据可能产生的延迟量，所述多个逻辑单元中的每个逻辑单元属于多个延迟等级之一，并且其中，所述延迟等级包含第一等级、第二等级和第三等级，其中，第一等级覆盖可能产生最长延迟的逻辑单元，第二等级覆盖可能产生相较于第一等级较短的延迟的逻辑单元，而第三等级覆盖可能产生相较于第二等级较短的延迟的逻辑单元，
其特征在于：
所述多个处理路径中的至少一些处理路径包含属于该第二等级但没有监视单元的逻辑单元，以及
所述多个处理路径中的至少一些处理路径包含属于该第三等级但具有与它们相关联的监视单元的逻辑单元。


2.如权利要求1所述的微电子电路，其中：
所述多个监视单元包含与所述多个寄存器电路中的相应的寄存器电路相关联的多个监视器电路，所述多个监视器电路中的每个监视器电路被配置为产生相应的时序事件观察信号，作为对于在所述相应寄存器电路的输入处的数字值的改变的响应，该改变是晚于由该相应寄存器电路的触发信号所定义的可允许的时间限制而发生的；
在这些处理路径上接着属于该第二等级的逻辑单元的至少一些所述寄存器电路没有监视器电路，以及
至少一些所述监视器电路与在这些处理路径接着属于该第三等级的逻辑单元的寄存器电路相关联。


3.如权利要求1或2所述的微电子电路，其中，至少一些处理路径是适配性处理路径，其性能能够通过使该微电子电路的运行参数取运行参数值来配置。


4.如权利要求2或3所述的微电子电路，包含：
第一信号收集电路，其被配置为至少收集时序事件观察信号，所述时序事件观察信号由与在所述处理路径上接着属于该第一等级的逻辑单元的寄存器电路相关联的监视器电路产生。


5.如权利要求4所述的微电子电路，其中，该第一信号收集电路被配置为也收集如下时序事件观察信号：该时序事件观察信号由与在该处理路径上接着属于除了该第一等级外的任何其它等级的逻辑单元的寄存器电路相关联的监视器电路产生。


6.如权利要求4所述的微电子电路，包含：
第二信号收集电路，其被配置为收集如下时序事件观察信号：该时序事件观察信号由与在处理路径上接着属于第二等级和第三等级中的至少一个等级的逻辑单元的寄存器电路相关联的监视器电路产生。


7.如权利要求6所述的微电子电路，被配置为：
通过该第一信号收集电路收集时序事件观察信号，
通过该第二信号收集电路收集时序事件观察信号，
通过使该微电子电路的运行参数依据第一适配规则、响应于经由所述第一信号收集电路所收集的时序事件观察信号地取运行参数值，来适配该微电子电路的至少一部分的运行，以及
通过使该微电子电路的运行参数依据第二适配规则、响应于经由所述第二信号收集电路所收集的时序事件观察信号地取运行参数值，来适配该微电子电路的至少一部分的运行。


8.如权利要求7所述的微电子电路，其中，该第一适配规则基于每单位时间通过该第一信号收集电路所收集的时序事件观察信号的第一数量，而该第二适配规则基于每单位时间通过该第二信号收集电路所收集的时序事件观察信号的不同的第二数量。


9.如权利要求1至8中任一项所述的微电子电路，包含：
测试输入装置，其被配置为可控制地将由测试输入值所组成的测试输入信号馈入至这些处理路径中的至少一个处理路径的多个电路元件内，以及
测试输出装置，其被配置为可控制地收集来自这些处理路径中的所述至少一个处理路径的所述多个电路元件的测试输出值。


10.如权利要求9所述的微电子电路，当依据权利要求3时，包含运行参数值选择器，其被配置为基于收集的所述测试输出值来选择该运行参数值。


11.如权利要求9或10所述的微电子电路，其中，该测...

【专利技术属性】
技术研发人员：纳夫尼特·古普塔，
申请(专利权)人：米尼码处理器公司，
类型：发明
国别省市：芬兰;FI