一种时钟传输电路制造技术

本申请公开一种时钟传输电路，涉及电路技术领域，能够改善现有时钟传输电路随着传输线长度的增加，工作频率随之降低，导致传输的时钟信号质量下降的问题。时钟传输电路，包括：时钟输入端，所述时钟输入端用于输入差分时钟信号；时钟输出端，所述时钟输出端用于输出差分时钟信号；多级反相器链路，所述多级反相器链路是分布式的，所述多级反相器链路设置在所述时钟输入端和所述时钟输出端之间，所述多级反相器链路包括多个级联的直流耦合反相器单元，相邻的两个级联的所述直流耦合反相器单元之间通过设定长度的级联传输线电连接。间通过设定长度的级联传输线电连接。间通过设定长度的级联传输线电连接。

【技术实现步骤摘要】
一种时钟传输电路


[0001]本申请涉及电路
，尤其涉及一种时钟传输电路。

技术介绍

[0002]时钟是一种在低电平与高电平之间周期性振荡的电压信号，时钟通常需要经过长互联线传输，时钟传输电路广泛应用于通信系统。时钟传输电路的主要作用是将锁相环输出的时钟信号放大并可靠地传送到下一级电路，例如无线收发机中的混频器电路等。基于反相器的时钟传输电路已经受到越来越广泛地使用，一方面是工艺节点的进步导致器件截止频率不断提高，基于反相器的时钟传输电路可达到的最高工作速率也随之提高；另一方面是基于反相器的时钟传输电路具有输出摆幅大，占用面积小等优势。
[0003]然而，现有时钟传输电路中的反相器链通常在局部端部署，但是，随着时钟需要传输的长线长度增加，时钟传输电路的工作频率会随之降低，从而使得长线末端所传输得到的时钟信号质量下降。

技术实现思路

[0004]本申请实施例提供一种时钟传输电路，能够改善现有时钟传输电路随着传输线长度的增加，工作频率随之降低，导致传输的时钟信号质量下降的问题。
[0005]本申请实施例提供一种时钟传输电路，包括：
[0006]时钟输入端，所述时钟输入端用于输入差分时钟信号；
[0007]时钟输出端，所述时钟输出端用于输出差分时钟信号；
[0008]多级反相器链路，所述多级反相器链路是分布式的，所述多级反相器链路设置在所述时钟输入端和所述时钟输出端之间，所述多级反相器链路包括多个级联的直流耦合反相器单元，相邻的两个级联的所述直流耦合反相器单元之间通过设定长度的级联传输线电连接。
[0009]在一些实施方式中，所述时钟传输电路，还包括：
[0010]单侧电源线路；
[0011]所述直流耦合反相器单元包括两个直流耦合反相器，分别为第一直流耦合反相器和第二直流耦合反相器，所述第一直流耦合反相器设置于所述单侧电源线路与所述第二直流耦合反相器之间，所述单侧电源线路用于向每个所述直流耦合反相器供电。
[0012]在一些实施方式中，在相邻的两个级联的所述直流耦合反相器单元之间，上一级所述直流耦合反相器单元中的所述第一直流耦合反相器的输出端与下一级所述直流耦合反相器单元中的所述第二直流耦合反相器的输入端电连接，上一级所述直流耦合反相器单元中的所述第二直流耦合反相器的输出端与下一级所述直流耦合反相器单元中的所述第一直流耦合反相器的输入端电连接。
[0013]在一些实施方式中，在所述时钟输入端指向所述时钟输出端的方向上，所述多级反相器链路内多个级联的所述直流耦合反相器单元对于所述差分时钟信号的放大倍数，按
照级联顺序呈增加趋势。
[0014]在一些实施方式中，所述多级反相器链路内多个级联的所述直流耦合反相器单元划分为低级放大单元、中级放大单元和高级放大单元，所述中级放大单元设置在所述低级放大单元和所述高级放大单元之间，所述低级放大单元相对于所述中级放大单元靠近所述时钟输入端设置，所述高级放大单元相对于所述中级放大单元靠近所述时钟输出端设置，所述低级放大单元、所述中级放大单元和所述高级放大单元均分别包括至少一级所述直流耦合反相器单元；
[0015]所述低级放大单元对于从所述时钟输入端输入的所述差分时钟信号的放大倍数为基准放大倍数；
[0016]所述中级放大单元对于所述差分时钟信号的放大倍数是所述基准放大倍数的M倍；
[0017]所述高级放大单元对于所述差分时钟信号的放大倍数是所述基准放大倍数的K倍，其中，所述M和K均为大于1的自然数，且K＞M。
[0018]在一些实施方式中，M＝4，K＝16。
[0019]在一些实施方式中，在所述时钟输入端指向所述时钟输出端的方向上，所述多级反相器链路内的多个级联的所述直流耦合反相器单元内的MOS管的沟道尺寸按照级联顺序呈增加趋势。
[0020]在一些实施方式中，所述时钟传输电路，还包括：
[0021]初级自偏置反相模块，所述初级自偏置反相模块设置于所述时钟输入端与所述多级反相器链路之间。
[0022]在一些实施方式中，所述初级自偏置反相模块包括自偏置反相器，所述自偏置反相器的输入端通过电容与所述时钟输入端电连接，所述自偏置反相器的输入端与输出端之间设置有电阻，所述自偏置反相器的输出端与所述多级反相器链路电连接。
[0023]在一些实施方式中，所述设定长度的取值为一个或两个。
[0024]本申请实施例提供的时钟传输电路，设置多级反相器链路，多级反相器链路是分布式的，多级反相器链路内级联的直流耦合反相器单元分布在时钟输入端和时钟输出端之间。相邻的两个级联的直流耦合反相器单元之间通过设定长度的级联传输线电连接，设定长度可以根据传输距离以及多级反相器链路的级数确定。即将级联传输线分段设置，运用多级反相器链路，可以避免时钟传输电路的工作频率的衰减，即避免时钟传输电路的工作频率会随着传输距离的增加而降低，从而能够提高时钟传输电路的时钟输出端输出的差分时钟信号的质量。
附图说明
[0025]图1为本申请实施例提供的一种时钟传输电路的示意性结构框图；
[0026]图2为本申请实施例提供的另一种时钟传输电路的示意性结构框图；
[0027]图3为本申请实施例提供的又一种时钟传输电路的示意性结构框图；
[0028]图4为本申请实施例提供的一种直流耦合反相器的结构示意图；
[0029]图5为本申请实施例提供的一种自偏置反相器的结构示意图；
[0030]图6为本申请实施例提供的一种时钟传输线路的电源线路与接地线路的分布示意
图。
具体实施方式
[0031]为了更好的理解本说明书实施例提供的技术方案，下面通过附图以及具体实施例对本说明书实施例的技术方案做详细的说明，应当理解本说明书实施例以及实施例中的具体特征是对本说明书实施例技术方案的详细的说明，而不是对本说明书技术方案的限定，在不冲突的情况下，本说明书实施例以及实施例中的技术特征可以相互组合。
[0032]在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个
……”
限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。术语“两个以上”包括两个或大于两个的情况。
[0033]时钟是一种在低电平与高电平之间周期性振荡的电压信号，时钟通常需要经过长互联线传输，时钟传输电路广泛应用于通信系统。时钟传输电路的主要作用是将锁相环输出的时钟信号放大并可靠地传送到下一级电路，例如无线收发机中的混频器电路等。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时钟传输电路，其特征在于，包括：时钟输入端，所述时钟输入端用于输入差分时钟信号；时钟输出端，所述时钟输出端用于输出差分时钟信号；多级反相器链路，所述多级反相器链路是分布式的，所述多级反相器链路设置在所述时钟输入端和所述时钟输出端之间，所述多级反相器链路包括多个级联的直流耦合反相器单元，相邻的两个级联的所述直流耦合反相器单元之间通过设定长度的级联传输线电连接。2.根据权利要求1所述的时钟传输电路，其特征在于，还包括：单侧电源线路；所述直流耦合反相器单元包括两个直流耦合反相器，分别为第一直流耦合反相器和第二直流耦合反相器，所述第一直流耦合反相器设置于所述单侧电源线路与所述第二直流耦合反相器之间，所述单侧电源线路用于向每个所述直流耦合反相器供电。3.根据权利要求2所述的时钟传输电路，其特征在于，在相邻的两个级联的所述直流耦合反相器单元之间，上一级所述直流耦合反相器单元中的所述第一直流耦合反相器的输出端与下一级所述直流耦合反相器单元中的所述第二直流耦合反相器的输入端电连接，上一级所述直流耦合反相器单元中的所述第二直流耦合反相器的输出端与下一级所述直流耦合反相器单元中的所述第一直流耦合反相器的输入端电连接。4.根据权利要求2所述的时钟传输电路，其特征在于，在所述时钟输入端指向所述时钟输出端的方向上，所述多级反相器链路内多个级联的所述直流耦合反相器单元对于所述差分时钟信号的放大倍数，按照级联顺序呈增加趋势。5.根据权利要求4所述的时钟传输电路，其特征在于，所述多级反相器链路内多个级联的所述直流耦合反相器单元划分为低级放大单元、中...

【专利技术属性】
技术研发人员：张瑜诚，田甜，吴斌，
申请(专利权)人：浙江科睿微电子技术有限公司，
类型：发明
国别省市：