一种功率单元控制电路及其控制方法技术

本发明专利技术公开了一种功率单元控制电路及其控制方法，功率单元控制电路包括MCU、CPLD、功率单元开关管驱动电路、功率单元检测电路和旁路继电器，级联型高压变频器的控制电路包括主控单元；CPLD分别与主控单元和MCU通信连接，功率单元开关管驱动电路的输入端接CPLD的输出端；功率单元检测电路的输出端接MCU，MCU的控制信号输出端接旁路继电器的控制端。本发明专利技术采用的CPLD有并行运算能力，接收主控单元的PWM数据后产生PWM脉冲时间准确度高，各相同级单元PWM脉宽发波时间一致性好，不受单CPU分时复用计算的干扰，高压变频器输出电压的谐波较小。小。小。

【技术实现步骤摘要】
一种功率单元控制电路及其控制方法


[0001]本专利技术涉及级联型高压变频器，尤其涉及一种功率单元控制电路及其控制方法。

技术介绍

[0002]级联型高压变频器是高压电机变频驱动系统的关键设备，广泛应用于10kV和6kV高压大功率电机的节能运行控制和工艺调速控制。级联型高压变频器主要由移相变压器和3N个功率单元构成，每N个功率单元串联在一起，构成一相变频变压电源， 3N个功率单元则可组成三个单相变频变压电源，将这三个单相变频变压电源连接成星型，就构成了三相输出的变频变压电源，因单元级联而形成了高电压输出能力，可用于控制高压电机运行。
[0003]级联型高压变频器的3N个功率单元是依靠一块主控板进行集中协调控制的，主控板与各个功率单元之间采用光纤实现高速通讯和电气隔离，所以要求功率单元具有非常高的实时响应能力和控制能力，功率单元内部的控制板和控制电路对通讯控制信号的响应速度和实时处理能力是技术关键。
[0004]级联型高压变频器功率单元现有的技术方案都是采用单CPU结构的单元控制板，光纤通讯和单元运行逻辑控制都由该CPU完成，单CPU分时复用计算的工作模式，导致功率单元执行PWM脉冲的实时性较差，各单元延时时间不确定、不一致，最终导致高压变频器输出电压的谐波增加，影响电机的驱动性能。

技术实现思路

[0005]本专利技术要解决的技术问题是提供一种高压变频器输出电压谐波小的功率单元控制电路。
[0006]本专利技术另一个要解决的技术问题是提供一种高压变频器输出电压谐波小的功率单元控制电路的控制方法。为了解决上述技术问题，本专利技术采用的技术方案是，一种功率单元控制电路，包括MCU、CPLD、功率单元开关管驱动电路、功率单元检测电路和旁路继电器，级联型高压变频器的控制电路包括主控单元；CPLD分别与主控单元和MCU通信连接，功率单元开关管驱动电路的输入端接CPLD的输出端；功率单元检测电路的输出端接MCU，MCU的控制信号输出端接旁路继电器的控制端。
[0007]以上所述的功率单元控制电路，功率单元检测电路包括缺相检测电路、母线电压检测电路和温度检测电路。
[0008]一种功率单元控制电路的控制方法，包括上述的功率单元控制电路，CPLD接收主控单元发来的控制数据，解码生成PWM信号，通过功率单元开关管驱动电路控制功率单元的IGBT模块生成功率电压；功率单元检测电路检测到的功率单元的实时状态数据，通过MCU发送给CPLD，CPLD打包成数据帧实时回传给主控单元。
[0009]以上所述的控制方法，CPLD通过接收串口，接收主控单元发来的数据帧，经过命令筛选，分解出启停信号和PWM信号；收到启动信号后，进入PWM准备状态，当主控单元发来PWM数据帧，CPLD立即解码并按延迟时间计算出PWM脉冲，每个PWM数据帧控制4路IGBT的开通和
关断，并且并行控制每路IGBT的开关占空比；收到停止信号后，CPLD进入待机旁路状态。
[0010]以上所述的控制方法， CPLD收到PWM数据帧后，解码出高电平数据和低电平的数据大小；把高电平数据放入A缓存，低电平电数据分成两份分别放入B1缓存和B2缓存；CPLD的PWM计数器工作开始后，先读取B1数据时长， PWM发生器输出低电平；PWM计数器累加完B1的数据后累加A缓存的数据， PWM发生器输出高电平； PWM计数器累加完A缓存数据后再累加B2缓存的数据， PWM发生器输出低电平；直到一个PWM周期完成。
[0011]以上所述的控制方法，在 PWM计数器累加运行过程中，所述A缓存、B1缓存和B2缓存禁止刷新，当PWM计数器累加完一个PWM周期后，通过中间缓存刷新所述A缓存、B1缓存和B2缓存的数据。
[0012]以上所述的控制方法，CPLD通过发送串口按帧周期把功率单元的实时状态数据发回到主控单元；功率单元实时状态数据的数字量信号、模拟量信号按照优先级别分时传送； MCU负责采集模拟量以及数字量信号并且通过高速收发串口与CPLD进行串行通信，模拟量以及数字量信号包括低延迟母线电压信号，温度信号，输入三相电压缺相信号。
[0013]本专利技术采用的CPLD有并行运算能力，接收主控单元的PWM数据后产生PWM脉冲时间准确度高，各相同级单元PWM脉宽发波时间一致性好，不受单CPU分时复用计算的干扰，高压变频器输出电压的谐波较小。
附图说明
[0014]下面结合附图和具体实施方式对本专利技术作进一步详细的说明。
[0015]图1是本专利技术实施例级联型高压变频器的功率单元控制电路的电路框图。
[0016]图2是本专利技术实施例CPLD串口控制方法的流程图。
[0017]图3是本专利技术实施例CPLD中心对称PWM模块控制方法的流程图。
具体实施方式
[0018]本专利技术实施例级联型高压变频器的功率单元控制电路的结构和原理如图1至图3所示，包括MCU、CPLD、功率单元开关管驱动电路、功率单元检测电路和旁路继电器，级联型高压变频器的控制电路包括主控板。CPLD分别与主控板和MCU通信连接，功率单元开关管驱动电路的输入端接CPLD的输出端。功率单元检测电路的输出端接MCU，MCU的控制信号输出端接旁路继电器的控制端。
[0019]其中，功率单元检测电路包括缺相检测电路、母线电压检测电路IGBT芯温检测电路和散热器NTC温度检测电路。MCU控制旁路继电器工作，旁路继电器并联在功率H桥输出的两端，在有故障信号时MCU使故障功率单元旁路下线，其它正常功率单元电流通过旁路继电器串联继续运行。
[0020]CPLD接收主控板发来的控制数据，解码生成PWM信号，通过功率单元开关管驱动电路控制功率单元的IGBT模块生成功率电压。功率单元检测电路检测到的功率单元的实时状态数据，通过MCU发送给CPLD，CPLD打包成数据帧实时回传给主控板。
[0021]CPLD通过接收串口GXR1，接收主控板发来的数据帧，这个数据帧周期是1毫秒；主控板发来的数据帧经过命令筛选，分解出启停信号和PWM信号。收到接收主控板发来的启动信号后，进入PWM准备状态，当主控板发来PWM数据帧，CPLD立即解码并按延迟时间计算出
PWM脉冲，每个PWM数据帧控制4路IGBT的开通和关断，并且并行控制每路IGBT的开关占空比。收到接收主控板发来的停止信号后，CPLD进入待机旁路状态。
[0022]如图3所示， CPLD采用中心对齐的PWM发生器控制方法，CPLD收到PWM数据帧后，解码出高电平数据和低电平的数据大小。把高电平数据放入A缓存，低电平电数据分成两份分别放入B1缓存和B2缓存。CPLD的PWM计数器工作开始后，先读取B1数据时长， PWM发生器输出低电平。PWM计数器累加完B1的数据后累加A缓存的数据， PWM发生器输出高电平。 PWM计数器累加完A缓存数据后再累加B2缓存的数据， PWM发生器输出低电平。直到一个PWM周期完成。
[0023]PWM数据刷新控制策略上，在 PWM计数器累加运行过程中，所述本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种功率单元控制电路，其特征在于，包括MCU、CPLD、功率单元开关管驱动电路、功率单元检测电路和旁路继电器，级联型高压变频器的控制电路包括主控单元；CPLD分别与主控单元和MCU通信连接，功率单元开关管驱动电路的输入端接CPLD的输出端；功率单元检测电路的输出端接MCU，MCU的控制信号输出端接旁路继电器的控制端。2.根据权利要求1所述的功率单元控制电路，其特征在于，功率单元检测电路包括缺相检测电路、母线电压检测电路和温度检测电路。3.一种功率单元控制电路的控制方法，其特征在于，包括权利要求1所述的功率单元控制电路，CPLD接收主控单元发来的控制数据，解码生成PWM信号，通过功率单元开关管驱动电路控制功率单元的IGBT模块生成功率电压；功率单元检测电路检测到的功率单元的实时状态数据，通过MCU发送给CPLD，CPLD打包成数据帧实时回传给主控单元。4.根据权利要求3所述的控制方法，其特征在于，CPLD通过接收串口，接收主控单元发来的数据帧，经过命令筛选，分解出启停信号和PWM信号；收到启动信号后，进入PWM准备状态，当主控单元发来PWM数据帧，CPLD立即解码并按延迟时间计算出PWM脉冲，每个PWM数据帧控制4路IGBT的开通和关断，并且并行控制...

【专利技术属性】
技术研发人员：韦凯，罗自永，梁新，徐占军，
申请(专利权)人：深圳库马克科技有限公司，
类型：发明
国别省市：