一种PCB板叠层优化方法及PCB板技术

本发明专利技术涉及PCB技术领域，特别是一种PCB板叠层优化方法及PCB板。本发明专利技术提供的方法适用于所有多层板的阻抗叠层设计，本发明专利技术利用在参考层设置挖空区域从而减小信号参考层的残铜率的方法来减小信号层与其参考层间的介质厚度，从而间接实现了控制阻抗及阻抗线宽参数的目的。克服了传统PCB阻抗叠层设计中，因半固化类型已经达到最薄极限时不能再继续减小信号层与其参考层之间介质厚度的问题，进而减少PCB设计的工作量，最终提高了PCB设计效率，缩短了项目周期。短了项目周期。短了项目周期。

【技术实现步骤摘要】
一种PCB板叠层优化方法及PCB板


[0001]本专利技术涉及PCB(Printed Circuit Board，印制线路板)
，特别是一种PCB板叠层优化方法及PCB板。

技术介绍

[0002]随着电子行业的快速发展，芯片封装越来越小，PCB布局布线密度越来越大，传统的方法（如直接使用PCB板厂提供的叠层；或在PCB板厂提供的叠层基础上改进相关参数得出适合自己产品需求的叠层阻抗）在目前高速PCB设计中所暴露出的问题缺陷也日益明显。
[0003]以上方法虽然通过减小介质厚度的方法最终在阻抗合格的情况下实现了减小线宽的目的；但是如果遇到当介质厚度已经减薄到最小极限时，即PCB板厂已经选择了其所能提供的最薄类型的半固化片，此时线宽仍然需要减小，而铜厚也因产品需要无改善空间，即还需要继续减小介质厚度，此时对于该情况的解决办法，传统的方法就无能为力了，而这样的问题，却在实际应用中频繁出现。
[0004]目前业界对于该问题的处理方式有两种，且都不理想。
[0005]方法
①
：接受线宽不能减小的情况，同意板厂本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种PCB板叠层优化方法，其特征在于，包括以下步骤：S1：获取现有设计方案中PCB板第i层的阻抗线宽参数；i∈[1，n]，n为大于3的偶数；S2：根据所述阻抗线宽参数计算所述PCB板第i层的参考层的残铜率，并根据所述残铜率计算所述参考层的挖空区域，输出为所述参考层的优化方案；S3：判断所述PCB板的所有叠层是否完成计算；若是，输出所述PCB板叠层的优化方案，若否，i=i+1，进入步骤S1。2.根据权利要求1所述的一种PCB板叠层优化方法，其特征在于，所述步骤S2包括：S21：获取预设参考PCB板中对应参考层的残铜率，记为a；所述预设参考PCB板为预先选择的PCB板模板；S22：获取所述设计方案中PCB板所述参考层的残铜率，记为...

【专利技术属性】
技术研发人员：任伟鹏，魏波，
申请(专利权)人：成都万创科技股份有限公司，
类型：发明
国别省市：