一种带隙基准电路、带隙基准芯片及电源管理芯片制造技术

本申请公开了一种带隙基准电路、带隙基准芯片及电源管理芯片，该带隙基准电路包括启动电路和工作电路，启动电路包括启动支路和触发支路，启动支路包括第一启动开关管和第一NMOS管，第一启动开关管的控制端用于接收使能信号；触发支路包括第二NMOS管、第二启动开关管和第三启动开关管。当第一启动开关管收到使能信号，第一NMOS管管的漏极电压升高，触发第三启动开关管导通，进而触发第二启动开关管导通，输出端开始为工作电路充电，直至充电电流将第二NMOS管的栅漏极电压抬高，使第一NMOS管的电压降低，触发第三启动开关管关闭，工作电路进入正常工作模式。该启动电路的电路结构简洁高效，应用成本较低。应用成本较低。应用成本较低。

【技术实现步骤摘要】
一种带隙基准电路、带隙基准芯片及电源管理芯片


[0001]本专利技术涉及电源电路设计领域，特别涉及一种带隙基准电路、带隙基准芯片及电源管理芯片。

技术介绍

[0002]在模拟、射频及数模混合电路中，电源管理芯片被广泛应用在锁相环、放大器等电路中。这些电路均需要一个与电源、工艺无关的基准电压，由作为电源管理芯片基础模块的带隙基准电路实现。
[0003]传统的带隙基准电路包括带运放的基准电路和无运放的基准电路两种：
[0004]带运放的基准电路如图1所示，通过运放钳制A点和B点电压相等，产生PTAT电流，再通过电阻R2将该电流转变为电压与晶体管V
EB
相加，得到基准电压VREF，该结构的带隙基准的性能受到运放的失调电压、电源抑制比、增益等的影响，虽然可以通过优化设计运放的架构得到一个性能比较好的运放，但是通常比较复杂，且会增加设计难度。
[0005]无运放的基准电路如图2所示，其原理与图1类似，通过电流镜使A点和B点电压相等，产生PTAT电流，再通过电阻R2将该电流转变为电压，与晶体管VEB相加，得到基准电本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种带隙基准电路，其特征在于，包括启动电路和工作电路，其中，所述启动电路包括启动支路和触发支路，其中：所述启动支路包括依次串联于预设电源和接地端之间的第一启动开关管和第一NMOS管，所述第一启动开关管的控制端用于接收使能信号；所述触发支路包括第二NMOS管、第二启动开关管和第三启动开关管，其中，所述第二启动开关管和所述第二NMOS管依次串联于所述预设电源和所述接地端之间；所述第一NMOS管的栅极与所述第二NMOS管的栅极、所述第二NMOS管的漏极均连接；所述第三启动开关管的控制端与所述第一NMOS管的漏极连接；所述第三启动开关管的第一端与所述第二启动开关管的控制端连接，作为所述启动电路的输出端；所述第三启动开关管的第二端接地。2.根据权利要求1所述带隙基准电路，其特征在于，所述第一启动开关管具体为第一PMOS管，所述启动支路还包括串联于所述第一PMOS管与所述第一NMOS管之间的第二PMOS管和/或第一电阻；当所述启动支路包括所述第二PMOS管和所述第一电阻，所述第二PMOS管的源极与所述第一PMOS管的漏极连接，所述第二PMOS管的栅极与漏极均与所述第一电阻的第一端连接，所述第一电阻的第二端与所述第一NMOS管的漏极连接。3.根据权利要求1或2所述带隙基准电路，其特征在于，所述第二启动开关管包括第三PMOS管和第四PMOS管，所述第三启动开关管包括第三NMOS管和第四NMOS管，其中：所述第三PMOS管的源极与所述预设电源连接；所述第三NMOS管的栅极、所述第四NMOS管的栅极均与所述第一NMOS管的漏极连接；所述第三PMOS管的漏极与所述第四PMOS管的源极连接；所述第四PMOS管的漏极与所述第二NMOS管的漏极连接；所述第三NMOS管的源极与所述第四NMOS管的源极均接地；所述第三PMOS管的栅极与所述第三NMOS管的漏极连接后作为所述启动电路的第一输出端；所述第四PMOS管的栅极与所述第四NMOS管的漏极连接后作为所述启动电路的第二输出端；所述第一输出端和所述第二输出端分别与所述工作电路的第一输入端和第二输入端连接。4.根据权利要求3所述带隙基准电路，其特征在于，所述工作电路包括偏置电路和输出电路，其中所述偏置电路的三极管和所述输出电路的三极管具有相同的类型和尺寸。5.根据权利要求4所述带隙基准电路，其特征在于，所述输出电路包括多个同支路的电流镜。6.根据权利要求5所述带隙基准电路，其特征在于，所述偏置电路包括第五PMOS管、第六PMOS管、第七PMOS管和第五NMOS管、第六NMOS管、第一三极管和第二三极管；所述输出电路包括第八PMOS管、第九PMOS管...

【专利技术属性】
技术研发人员：陈婷，胡眺，胡万成，汤雪川，陈出新，
申请(专利权)人：湖南国科微电子股份有限公司，
类型：发明
国别省市：