【技术实现步骤摘要】
片上终结电路、其操作方法以及半导体系统
[0001]相关申请的交叉引用
[0002]本申请要求于2020年11月16日提交韩国知识产权局的韩国申请第10
‑
2020
‑
0152854号的优先权,其整体内容通过引用组合于此。
[0003]各实施方式总体上涉及片上终结电路(on
‑
die termination circuit)及其操作方法以及半导体系统,更具体地,涉及能够实现各种终结电阻值的片上终结电路、其操作方法以及半导体系统。
技术介绍
[0004]包括半导体器件和半导体存储器件的集成电路接收各种信号,执行预设操作,并输出操作的结果值。在这种情况下,输入集成电路的信号和从集成电路输出的信号可能由于各种因素而失真。发生信号失真的原因之一是传送信号的传送器侧和接收信号的接收器侧之间的阻抗失配。因此,集成电路需要片上终结电路用于阻抗匹配操作。阻抗匹配操作利用调整反映到传输信号的传送线路中的终结电阻值的操作。
技术实现思路
[0005]各实施方式涉及能够实现各种终结电阻值的片上终结电路、其操作方法以及半导体系统。
[0006]在一实施方式中,一种片上终结电路可以包括电阻组合电路、第一校准电路、第二校准电路和终结电路。电阻组合电路可以具有附加电阻值,用于通过将附加电阻值与参考电阻值组合来设置组合电阻值,并且可被配置成基于第二校准码设置附加电阻值。第一校准电路可被配置成根据校准序列生成与参考电阻值或组合电阻值对应的第一校准码。第二校准 ...
【技术保护点】
【技术特征摘要】
1.一种片上终结电路,包括:电阻组合电路,具有附加电阻值,用于通过将所述附加电阻值与参考电阻值组合来设置组合电阻值,并且被配置成基于第二校准码设置所述附加电阻值;第一校准电路,被配置成根据校准序列生成与所述参考电阻值或所述组合电阻值对应的第一校准码;第二校准电路,被配置成生成与所述第一校准码对应的所述第二校准码;以及终结电路,耦接到输入/输出焊盘,并且被配置成设置与所述第一校准码和所述第二校准码对应的终结电阻值。2.根据权利要求1所述的片上终结电路,其中,是否使能所述电阻组合电路是基于所述校准序列判定的。3.根据权利要求1所述的片上终结电路,其中,所述第一校准电路包括:上拉电阻调整电路,被配置成基于所述第一校准码调整内部电阻值;上拉比较电路,被配置成通过将与所述内部电阻值、所述参考电阻值和所述附加电阻值对应的电压与上拉参考电压进行比较来生成上拉计数控制信号;以及上拉计数电路,被配置成生成基于所述上拉计数控制信号而被计数的所述第一校准码。4.根据权利要求1所述的片上终结电路,其中,所述第二校准电路包括:上拉可变电阻电路,被配置成基于所述第一校准码设置上拉内部电阻值;下拉电阻调整电路,被配置成基于所述第二校准码调整下拉内部电阻值;下拉比较电路,被配置成通过将与所述上拉内部电阻值和所述下拉内部电阻值对应的电压与下拉参考电压进行比较来生成下拉计数控制信号;以及下拉计数电路,被配置成生成基于所述下拉计数控制信号而被计数的所述第二校准码。5.根据权利要求1所述的片上终结电路,其中,所述终结电路包括:上拉终结电路,被配置成基于所述第一校准码设置所述输入/输出焊盘的上拉终结电阻值;以及下拉终结电路,被配置成基于所述第二校准码设置所述输入/输出焊盘的下拉终结电阻值。6.根据权利要求5所述的片上终结电路,其中,所述上拉终结电路和所述下拉终结电路中的每个包括:码控制电路,被配置成基于电阻设置信息重置相应的校准码;以及电阻电路,被配置成基于所述码控制电路的输出码设置相应的终结电阻值。7.根据权利要求6所述的片上终结电路,其中,所述码控制电路对相应的校准码执行偏移调整操作和移位操作中的一个或更多个操作。8.根据权利要求1所述的片上终结电路,其中,所述电阻组合电路包括:码重置电路,被配置成基于目标电阻值信息重置所述第二校准码;以及可变电阻电路,被配置成基于所述码重置电路的输出码设置所述附加电阻值。9.根据权利要求8所述的片上终结电路,其中,所述码重置电路对所述第二校准码执行偏移调整操作和移位操作中的一个或更多个操作。
10.一种片上终结电路的操作方法,包括:第一校准操作步骤,通过基于参考电阻值的校准操作来生成第一校准码;第二校准操作步骤,通过基于所述第一校准码的校准操作来生成第二校准码;组合电阻值设置步骤,通过将附加电阻值与参考电阻值组合来设置组合电阻值;第三校准操作步骤,通过基于所述组合电阻值的校准操作来生成第三校准码;以及终结电阻值设置步骤,基于在所述第二校准操作步骤中生成的所述第二校准...
【专利技术属性】
技术研发人员:金宝滥,
申请(专利权)人:爱思开海力士有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。