一种半导体器件制造技术

本申请提供一种半导体器件，包括基板、封装层芯片以及与芯片电连接的芯片接线。其中，封装层和芯片设置在基板上，且芯片和至少部分芯片接线位于封装层内。在封装层内还设置有阻隔层，阻隔层围设形成一端开口的腔体，芯片、芯片接线与芯片连接的一端均位于腔体内。阻隔件能够将位于腔体内的结构和位于腔体外的结构相隔离，减小腔体内结构和腔体外结构之间力的传递，对芯片与芯片接线的连接部位起到有效的保护作用，使位于腔体外的封装层以及其他结构的形变产生的应力难以传递至腔体内，降低或避免封装层自身形变应力对芯片和芯片接线连接部位的影响，提高了芯片与芯片接线之间连接的牢固性和可靠性，提升半导体器件的可靠性和稳定性。定性。定性。

【技术实现步骤摘要】
一种半导体器件


[0001]本申请涉及半导体封装
，特别涉及一种半导体器件。

技术介绍

[0002]半导体器件，例如功率模组、分立器件等，是功率电子器件按照一定功能组合再灌封成一个整体的模块，它是电子产品中非常重要的组成元器件，如在冰箱、空调、洗衣机等各种家电产品中，都具有非常广泛的应用。
[0003]目前，以功率模组为例，半导体器件多以封装件的形式存在于电子产品中，如将芯片与芯片接线等组装后，密封在封装层内，只留有芯片接线另一端的连接接口，以与电子产品中的其他电路结构连接。而在半导体器件使用过程中，器件内的芯片、封装层以及与器件连接的其他电路结构都会产生热量，从而引起热形变，这种热形变可能会对芯片与接线的连接部位产生应力，影响芯片与接线之间连接的可靠性。为减小对可靠性的影响，通常会在封装层的外部设置屏蔽层，以对封装层内部的芯片、芯片与连线的连接部位等提供保护，防止这些器件以及连接部位受到封装层外部的结构热形变的应力影响。
[0004]然而，上述的屏蔽层只能防止封装层外部结构的形变对芯片和芯片接线连接部位产生的影响，而对于封装层自身的热形变对芯片和芯片接线连接部位产生的影响，则难以起到有效的改善作用，芯片和芯片接线之间的连接牢度有待进一步提升，封装件的可靠性和稳定性较低。

技术实现思路

[0005]本申请提供一种半导体器件，解决了现有的半导体器件中，由于封装层的热形变而影响芯片与芯片接线之间的连接牢固，降低了半导体封装件的可靠性和稳定性的问题。
[0006]本申请提供一种半导体器件，包括：基板、封装层、芯片以及与所述芯片电连接的芯片接线；
[0007]所述封装层和所述芯片均设置于所述基板上，且所述芯片和至少部分所述芯片接线位于所述封装层内；
[0008]还包括阻隔件，所述阻隔件位于所述封装层内，所述阻隔件围成一端开口的腔体，所述芯片、所述芯片接线与所述芯片连接的一端均位于所述腔体内。
[0009]阻隔件能够将位于腔体内的结构和位于腔体外的结构相隔离，减小腔体内的结构和腔体外结构之间力的传递。即位于腔体内的结构发生的形变力难以通过阻隔件传递至位于腔体外的结构上，相反的，位于腔体外的结构发生的形变力也难以传递至位于腔体内的结构上。
[0010]这样通过将芯片、芯片接线与芯片连接的一端设置在阻隔件的腔体内，可以使位于腔体外的封装层的形变产生的应力难以传递至腔体内，同时，位于封装层外的其他电路结构的形变应力也难以通过阻隔件传递至芯片以及芯片接线与芯片连接的一端。通过阻隔件达到了改变封装层内应力分布和大小的目的，对芯片与芯片接线的连接部位起到有效的
保护作用。在半导体器件承受热循环应力和功率循环应力时，能够降低或避免封装层自身形变应力对芯片和芯片接线连接部位的影响，有效改善了芯片与芯片接线部位的应力和应变情况，提高了芯片与芯片接线之间连接的牢固性和可靠性。另外，也延长了芯片以及芯片接线等的疲劳寿命，有效的提升了半导体器件的温度循环和功率循环寿命，提升了半导体器件的可靠性和稳定性。
[0011]在一种可能的实现方式中，所述封装层包括第一封装部和第二封装部；
[0012]所述第一封装部位于所述腔体内，所述第二封装部位于所述腔体外。这样就通过阻隔件将第一封装部和第二封装部相隔离，使第二封装部的形变应力无法传递至第一封装部中，从而减少或避免了第二封装部的形变对芯片与芯片接线连接部位的影响，提高了芯片与芯片接线之间连接的可靠性和牢固性。
[0013]在一种可能的实现方式中，所述阻隔件为刚性支撑体，所述刚性支撑体用于限位所述第一封装部的形变，所述刚性支撑体还用于支撑所述第二封装部。
[0014]刚性支撑体可以使位于腔体内的第一封装部不会受到来自第二封装部的形变应力，也就使芯片与芯片接线的连接部位不会受到应力的影响，提高了芯片与芯片接线之间连接的可靠性和稳定性。
[0015]同时，刚性支撑体还能够限制第一封装部自身的形变，即抑制第一封装部向外发生膨胀形变，减小或避免了第一封装部的形变，从而减小或避免了第一封装部形变产生的形变应力对芯片和芯片接线连接部位的影响，进一步降低了芯片与芯片接线连接部位的应力和应变，从而进一步提高了芯片与芯片接线之间连接的可靠性和稳定性。
[0016]在一种可能的实现方式中，所述阻隔件为弹性缓冲体，所述弹性缓冲体用于缓冲吸收所述第二封装部的形变。
[0017]弹性缓冲体可以吸收第二封装部的形变应力，从而使第二封装部的形变应力不会传递至第一封装部上，减小或避免了第二封装部形变产生的形变应力对芯片和芯片接线连接部位的影响，降低了芯片与芯片接线之间连接部位的应力和应变，有效提高了芯片与芯片接线之间连接的可靠性和稳定性。
[0018]在一种可能的实现方式中，所述阻隔件靠近所述腔体开口的一端与所述基板连接，以使所述腔体形成闭合腔室。
[0019]这样可以对第一封装部内部的芯片与芯片接线起到全面的保护作用，使第二封装部的形变应力难以传递至第一封装部内，进一步减少芯片与芯片接线连接部位受第二封装部和外部形变应力的影响，从而有效提高芯片与芯片接线之间连接的可靠性和稳定性。
[0020]在一种可能的实现方式中，还包括第一连接件，所述阻隔件通过所述第一连接件与所述基板连接。
[0021]在一种可能的实现方式中，所述封装层还包括第三封装部，所述阻隔件靠近所述腔体开口的一端与所述基板之间具有间隙，所述第三封装部填充在所述间隙内。
[0022]在一种可能的实现方式中，所述阻隔件上具有镂空结构。芯片接线可以穿过阻隔件上的镂空结构并伸出封装层外部，以方便与其他的电路结构连接。
[0023]在一种可能的实现方式中，所述阻隔件包括侧壁和盖设在所述侧壁上的顶壁；
[0024]所述顶壁位于所述侧壁背离所述基板的一侧，所述侧壁和所述顶壁共同围成所述腔体。
[0025]在一种可能的实现方式中，所述阻隔件的形状至少包括：方腔形、球顶形或圆柱形。
[0026]在一种可能的实现方式中，所述刚性支撑体的成型材质至少包括：陶瓷或金属。这些材料都具有较高的刚性和强度，在外力作用下很难发生形变，使刚性支撑体具有较好的稳定性和可靠性，可以有效提高第一封装部和第二封装部之间的隔离效果。
[0027]在一种可能的实现方式中，所述弹性缓冲体的成型材质至少包括：硅胶或橡胶。这样可以提高弹性缓冲体的弹性，从而有效提高弹性缓冲体对第二封装部形变应力的吸收，降低芯片和芯片接线连接部所受到的应力，提高芯片和芯片接线之间连接的可靠性和稳定性。
[0028]在一种可能的实现方式中，还包括第二连接件，所述第二连接件位于所述芯片与所述基板之间，所述芯片通过所述第二连接件与所述基板连接。
附图说明
[0029]图1为本申请实施例提供的一种半导体器件的结构示意图；
[0030]图2为本申请实施例提供的另一种半导体器件的结构示意图；
[0031]图3为本申请实施例提供的又一本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，其特征在于，包括：基板、封装层、芯片以及与所述芯片电连接的芯片接线；所述封装层和所述芯片均设置于所述基板上，且所述芯片和至少部分所述芯片接线位于所述封装层内；还包括阻隔件，所述阻隔件位于所述封装层内，所述阻隔件围成一端开口的腔体，所述芯片、所述芯片接线与所述芯片连接的一端均位于所述腔体内。2.根据权利要求1所述的半导体器件，其特征在于，所述封装层包括第一封装部和第二封装部；所述第一封装部位于所述腔体内，所述第二封装部位于所述腔体外。3.根据权利要求2所述的半导体器件，其特征在于，所述阻隔件为刚性支撑体，所述刚性支撑体用于限位所述第一封装部的形变，所述刚性支撑体还用于支撑所述第二封装部。4.根据权利要求2所述的半导体器件，其特征在于，所述阻隔件为弹性缓冲体，所述弹性缓冲体用于缓冲吸收所述第二封装部的形变。5.根据权利要求1
‑
4任一所述的半导体器件，其特征在于，所述阻隔件靠近所述腔体开口的一端与所述基板连接，以使所述腔体形成闭合腔室。6.根据权利要求5所述的半导体器件，其特征在于，还包括第一连接件，所述阻隔件通过所述第一连接件与所述基板连接。7.根据权利要求1

【专利技术属性】
技术研发人员：刘志凌，骆文刚，刘玉敏，
申请(专利权)人：华为数字能源技术有限公司，
类型：新型
国别省市：