一种图像处理芯片、方法及设备技术

本发明专利技术提供了一种图像处理芯片、方法及设备，利用FPGA内部的块RAM代替存储器，CPU运算器处理部分移植到FPGA中，分别在水平方向、竖直方向对图像进行一次线性插值计算，获得目标点的颜色通道数值，进一步获得浮点坐标，根据所述浮点坐标进行计算获得原图像坐标和目的图像坐标的关联关系，根据所述关联关系对图像进行缩放。本发明专利技术解决了图像边缘模糊的技术问题，提高了图像处理速度和缩放效果，具备实时性，并缩减了成本。并缩减了成本。并缩减了成本。

【技术实现步骤摘要】
一种图像处理芯片、方法及设备


[0001]本专利技术涉及电子数据信号处理
，特别是涉及一种图像处理芯片、方法及设备。

技术介绍

[0002]现有技术中，图像缩放方法通常是在CPU里进行双线性插值算法运算，并将处理后的图像缓存在SDRAM中，该方法以CPU为核心的图像处理结构图如附图1所示。
[0003]现有技术的方法虽然CPU的主频很高，但其是通用处理器，而且CPU的主频是加过流水线之后的，并不具备实时图像处理，其需要多个时钟周期才能出结果，并不适合执行一些计算密集型的任务场景，在一些对实时性要求非常高的应用领域也不适合。而FPGA能进行实时流水线运算，能达到最高的实时性，其和CPU对图像的处理不同的是CPU基本是以帧为单位的，从输入设备采集的图像数据会先缓存在内存中，然后CPU会读取内存中的图像数据进行处理。因此实时性不高，计算的时间和功耗也会比较高。

技术实现思路

[0004]有鉴于此，本专利技术提供一种基于双线性插值算法的图像处理芯片、方法及设备，实现图像缩放，解决现有技术时间成本高和功耗高的问题，降低成本。
[0005]为解决上述技术问题，第一方面，本专利技术实施例提供一种图像处理芯片，包括：
[0006]所述芯片包括中央处理器、现场可编程逻辑门阵列；
[0007]所述中央处理器包括控制器，用于......；
[0008]所述现场可编程逻辑门阵列包括随机存取存储器以及运算器，用于......；
[0009]第二方面，本专利技术还提供了一种图像处理方法，所述方法包括：
[0010]步骤201，分别在水平方向、竖直方向对图像进行一次线性插值计算，获得目标点的RGB数据；
[0011]步骤202，获得浮点坐标，所述浮点坐标由原图像坐标点对应的四个像素计算获得；
[0012]步骤203，计算获得原图像坐标和目的图像坐标的关联关系，根据所述关联关系确定原图像坐标值；
[0013]步骤204，根据所述原图像坐标值计算获得最终像素值进行图像缩放。
[0014]进一步地，分别在水平方向、竖直方向对图像进行一次线性插值计算，获得目标点的RGB数据具体包括，
[0015]在水平方向进行线性插值，得到：
[0016][0017][0018]在竖直方向进行线性插值，得到：
[0019][0020]基于上述获得所要的结果f(2,1)：
[0021][0022]进一步地，所述x坐标位于x1和x2之间，所述y坐标位于y1和y2之间；
[0023]进一步地，所述获得浮点坐标具体包括：
[0024]目的坐标通过乘以缩放倍数获得浮点坐标，所述浮点坐标由原图像坐标点对应的四个像素计算获得，f(i+u,j+v)＝(1
‑
u)(1
‑
v)f(i,j)+(1
‑
u)vf(i,j+1)+u(1
‑
v)f(i+1,j)+uvf(i+1,j+1)。
[0025]进一步地，根据所述浮点坐标进行计算获得原图像坐标和目的图像坐标的关联关系具体包括，
[0026]选取图像数据的几何中心为参考点，获得源图像坐标和目的图像坐标的之间关系，并在目的坐标上加0.5，最终的计算结果上减0.5，公式如下：
[0027]原X方向坐标＝(目的X方向坐标+0.5)*(原宽度/目的宽度)
‑
0.5；
[0028]原Y方向坐标＝(目的Y方向坐标+0.5)*(原高度/目的高度)
‑
0.5。
[0029]第三方面，本专利技术还提供了一种图像处理设备，用于实施上述方法，所述设备包括：
[0030]所述设备包括图像数据缓存模块、插值系数生成逻辑控制模块以及双线性插值计算模块；
[0031]所述图像数据缓存模块用于输入像素数据进行缓存，并将所述像素数据传递给所述双线性插值计算模块；
[0032]所述插值系数生成逻辑控制模块用于产生目的分辨率图像的系数，所述系数用于双线性插值计算模块计算最终像素数据的值；
[0033]所述双线性插值计算模块用于计算最终像素数据并输出。
[0034]本专利技术提供了一种图像处理芯片、方法及设备，利用FPGA内部的块RAM代替存储器，CPU运算器处理部分移植到FPGA中，分别在水平方向、竖直方向对图像进行一次线性插值计算，获得目标点的颜色通道数值，进一步获得浮点坐标，根据所述浮点坐标进行计算获得原图像坐标和目的图像坐标的关联关系，根据所述关联关系对图像进行缩放。本专利技术解决了图像边缘模糊的技术问题，提高了图像处理速度和缩放效果，具备实时性，并缩减了成本。
附图说明
[0035]为了更清楚地说明本专利技术实施例的技术方案，下面将对本专利技术实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施
例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
[0036]图1是现有技术CPU为核心的图像处理结构图；
[0037]图2是本专利技术的图像处理架构图；
[0038]图3是本专利技术双线性插值对应关系示意图；
[0039]图4是本专利技术图像处理方法流程图；
[0040]图5是未经处理的双线性插值算法5*5缩放3*3显示成像原理示意图；
[0041]图6是经处理的双线性插值算法5*5缩放3*3显示成像原理示意图；
[0042]图7是本专利技术基于FPGA实现双线性插值的系统框图。
具体实施方式
[0043]为使本专利技术实施例的目的、技术方案和优点更加清楚，下面将结合本专利技术实施例的附图，对本专利技术实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例。基于所描述的本专利技术的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本专利技术保护的范围。
[0044]由于FPGA对图像是实时流水线的运算是以行为单位的，FPGA可以直接和图像传感器芯片连接获得图像数据流，如果是RAW格式的则还可以进行差值以获得RGB数据。其内部的Block Ram可以缓存若干行的图像数据，这也是FPGA能进行实时流水线处理的关键之处，而且其Block Ram相对于CPU里的Cache是完全可控的，可以用它实现各种灵活的运算处理，这样FPGA通过缓存若干行图像数据就可以对图像进行实时处理，数据一边流过就一边处理好了，不需要送入SDRAM或者DDR缓存了之后再读出来处理。在密集运算中，耽误时间和消耗功耗的操作往往不是运算本身，而是把数据从内存中搬来搬去。CPU在进行运算时要把数据从内存中取出来，算好了在放回去，这样内存带宽往往也会成为运算速度的瓶颈，数据搬运过程中功耗占的比重也不会小。FPGA则可以通过堆很多数字逻辑，把要做的运算都展开，然后数据从中流过，完成一个阶段的运算之后就直接流入第二个阶段，不需要把一个计算阶段完成后本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种图像处理芯片，其特征在于，所述芯片包括中央处理器、现场可编程逻辑门阵列；所述中央处理器包括控制器，所述控制器用于调度指令集；所述现场可编程逻辑门阵列包括随机存取存储器以及运算器，所述随机存取存储器用于处理图像处理前后的数据缓存；所述运算器用于处理虚拟坐标对应的原图像四个像素点的RGB数据。2.根据权利要求1所述的图像处理芯片，其特征在于，所述图像处理芯片的工作方式为，所述中央处理器给现场可编程逻辑门阵列下发要转换的图像分辨率及调度相应的时钟模块匹配不同的时钟源；所述现场可编程逻辑门阵列接收到所述中央处理器指令集的调度，所述运算器将按照指令集换算成插值系数，计算虚拟坐标对应的四个像素点坐标并对所述四个像素点的RGB数据进行处理获得处理数据；将所述处理数据发送至随机存取存储器缓存，并输出至显示模组。3.一种利用如权利要求1
‑
2之一图像处理芯片的图像处理方法，其特征在于，所述方法包括：步骤201，分别在水平方向、竖直方向对图像进行一次线性插值计算，获得目标点的RGB数据；步骤202，获得浮点坐标，所述浮点坐标由原图像坐标点对应的四个像素计算获得；步骤203，计算获得原图像坐标和目的图像坐标的关联关系，根据所述关联关系确定原图像坐标值；步骤204，根据所述原图像坐标值计算获得最终像素值进行图像缩放。4.根据权利要求3所述的方法，其特征在于，所述分别在水平方向、竖直方向对图像进行一次线性插值计算，获得目标点的RGB数据具体包括，在水平方向进行线性插值，得到：得到：在竖直方向进行线性插值，得到：基于上述获得所要的结果f(2,1)：
5.根据权利要求3所述的方法，其特征在于，所述x坐标位于x1和x2之间，所述y坐标位于y1和y2之间。6.根据权利要求3所述的方法，其特征在于，所述...

【专利技术属性】
技术研发人员：邢潜，万波，廖炳隆，杨灿，
申请(专利权)人：浙江派大芯集成电路有限公司，
类型：发明
国别省市：