一种在EDA仿真中自适应生成ATE测试码的方法技术

本发明专利技术公开一种在EDA仿真中自适应生成ATE测试码的方法，属于数字集成电路EDA仿真领域。对被测电路进行ATE测试；根据所述被测电路的管脚，编写管脚信息文件；根据所述管脚信息文件，利用自动生成脚本生成测试码抓取模块和例化模块；将所述例化模块集成进EDA仿真平台中；选择所述EDA仿真平台中对应的功能进行仿真，同时输出ATE测试码，从而能够在EDA仿真中，根据仿真功能直接生成测试码，无需额外的工作量。量。量。

【技术实现步骤摘要】
一种在EDA仿真中自适应生成ATE测试码的方法


[0001]本专利技术涉及数字集成电路EDA仿真
，特别涉及一种在EDA仿真中自适应生成ATE测试码的方法。

技术介绍

[0002]随着集成电路的发展以及当前市场的应用需求，单片集成电路的规模越来越大，电路管脚的数量越来越多，电路的整体功能也是愈发复杂。为了保证电路的质量，降低产品电路投入市场之后由于失效问题引起的质量归零风险，一般在电路投入市场之前，会进行比较完善并且复杂的ATE测试以保证产品的质量。
[0003]为了能够在ATE测试阶段筛除不良品，需要设计复杂的ATE测试程序，尽量保证能够进行全节点和全功能的覆盖性测试。为了满足这个要求，往往设计出的测试向量非常复杂，测试码的数量也非常庞大。传统的方法是针对某一要在ATE上测试的功能进行EDA仿真，仿真的同时产生vcd文件，再利用Synopsys公司的ns软件将vcd转换成测试机能用的格式文件。转换时需要定义在当前功能下，管脚是输入还是输出，并且此种转换方法没有办法实现在某种功能下双向管脚的测试码转换。
[0004]为了减少海量测试码生成的工作量，同时适应更复杂的电路系统，实现某些电路管脚的双向测试，提出了一种在EDA仿真中自适应生成ATE测试码的方法。

技术实现思路

[0005]本专利技术的目的在于提供一种在EDA仿真中自适应生成ATE测试码的方法，以解决
技术介绍
中的问题。
[0006]为解决上述技术问题，本专利技术提供了一种在EDA仿真中自适应生成ATE测试码的方法，包括：
[0007]对被测电路进行ATE测试；
[0008]根据所述被测电路的管脚，编写管脚信息文件；
[0009]根据所述管脚信息文件，利用自动生成脚本生成测试码抓取模块和例化模块；
[0010]将所述例化模块集成进EDA仿真平台中；
[0011]选择所述EDA仿真平台中对应的功能进行仿真，同时输出ATE测试码。
[0012]可选的，所述测试码抓取模块包括采样时钟，所述采样时钟抓取所述被测电路的管脚上的信号值。
[0013]可选的，所述信号值包括输入信号和输出信号，所述输入信号为0或1，所述输出信号为高电平H或低电平L。
[0014]可选的，所述管脚信息文件为TXT文件，包括管脚名称、管脚方向类型和管脚输入输出信号。
[0015]可选的，所述管脚名称、所述管脚方向类型和所述管脚输入输出信号均为OEN信号，并且所述管脚名称、所述管脚方向类型和所述管脚输入输出信号之间采用空格隔开。
[0016]可选的，所述自动生成脚本在其开始位置定义所述测试码抓取模块的采样频率。
[0017]可选的，所述采样频率大于所述被测电路的端口翻转频率的两倍。
[0018]可选的，所述测试码抓取模块由verilog语言组成，所述测试码抓取模块在所述EDA仿真平台中例化到顶层的testbench中。
[0019]可选的，所述自动生成脚本为perl脚本。
[0020]可选的，不同的被测电路对应不同的管脚信息文件。
[0021]在本专利技术提供的在EDA仿真中自适应生成ATE测试码的方法中，首先将被测电路进行ATE测试，之后根据被测电路的管脚，编写被测电路的管脚信息文件，根据得到的管脚信息文件，通过自动生成脚本生成测试码抓取模块和例化模块，将例化模块集成进EDA仿真平台中，最后选择EDA仿真平台中对应的功能进行仿真，同时生成并输出ATE测试码，从而能够在EDA仿真中，根据仿真功能直接生成测试码，无需额外的工作量。
附图说明
[0022]图1是本专利技术提供的在EDA仿真中自适应生成ATE测试码的方法流程示意图；
[0023]图2是本专利技术提供的在EDA仿真中自适应生成ATE测试码的方法在EDA仿真环境的结构图。
具体实施方式
[0024]以下结合附图和具体实施例对本专利技术提出的一种在EDA仿真中自适应生成ATE测试码的方法作进一步详细说明。根据下面说明和权利要求书，本专利技术的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本专利技术实施例的目的。
[0025]本专利技术提供了一种在EDA仿真中自适应生成ATE测试码的方法，其流程如图1所示，包括如下步骤：首先对被测电路进行ATE测试，之后根据被测电路的管脚，编写被测电路的管脚信息文件，根据得到的管脚信息文件，通过自动生成脚本生成测试码抓取模块和例化模块，将例化模块集成进EDA仿真平台中，最后选择EDA仿真平台中对应的功能进行仿真，同时生成并输出ATE测试码。从而能够在EDA仿真中，根据仿真功能直接生成测试码，无需额外的工作量。
[0026]所述测试码抓取模块由verilog语言组成，测试码抓取模块在EDA仿真平台中例化到顶层的testbench中。所述测试码抓取模块包括采样时钟，采样时钟抓取被测电路的管脚上的信号值，这样能够实现被测电路双向端口在ATE测试中的输入和输出的切换。其中，所述被测电路的管脚上的信号值包括输入信号和输出信号，输入信号为0或1，输出信号为高电平H或低电平L。
[0027]所述管脚信息文件为TXT文件，TXT文件包括管脚名称、管脚方向类型和管脚输入输出信号，根据管脚信息文件，自动生成测试码抓取模块，并且管脚名称、管脚方向类型和管脚输入输出信号之间采用空格隔开，便于所述测试码抓取模块识别管脚信息文件并自动生成脚本，并输出verilog代码组成测试码抓取模块。在本实施例中，管脚名称、管脚方向类型和管脚输入输出信号均为OEN信号。测试码抓取模块会根据这些信号来判断打印规则，就是输入信号的0或1，以及输出信号的高电平H或低电平L。
[0028]所述自动生成脚本为perl语言描述的脚本，其功能主要是生成两个verilog代码，一个是ATE测试码抓取模块的verilog代码，另一个是ATE测试码抓取模块的例化verilog代码，该脚本读取管脚信息文件中的信息，供使用者将测试码抓取模块集成到顶层testbench中。
[0029]自动生成脚本在其开始位置定义测试码抓取模块的采样频率，采样频率根据实际情况能够进行更改；并且采样频率大于被测电路端口翻转频率的两倍，避免测试码产生错误，保证能够稳定的运行。
[0030]不同的被测电路对应不同的管脚信息文件。
[0031]如图2所示，应用在EDA验证平台中，被测电路上的所有管脚与测试码抓取模块连接，测试码抓取模块根据输入输出的类型，打印{0,1}或{H,L}到管脚信息文件中，生成的测试码文件可以直接在测试机上使用，进行对电路的ATE测试。
[0032]抓取后的ATE测试码用于ATE测试机，进行芯片筛选，将测试码抓取模块集成在EDA测试环境中之后，所有的测试码都能够随着EDA仿真同时生成，不需要进行额外的操作。
[0033]上述描述仅是对本专利技术较佳实施例的描述，并非对本专利技术范围的任何限定，本专利
的普通技术人员根据上述揭示本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种在EDA仿真中自适应生成ATE测试码的方法，其特征在于，包括：对被测电路进行ATE测试；根据所述被测电路的管脚，编写管脚信息文件；根据所述管脚信息文件，利用自动生成脚本生成测试码抓取模块和例化模块；将所述例化模块集成进EDA仿真平台中；选择所述EDA仿真平台中对应的功能进行仿真，同时输出ATE测试码。2.如权利要求1所述的在EDA仿真中自适应生成ATE测试码的方法，其特征在于，所述测试码抓取模块包括采样时钟，所述采样时钟抓取所述被测电路的管脚上的信号值。3.如权利要求2所述的在EDA仿真中自适应生成ATE测试码的方法，其特征在于，所述信号值包括输入信号和输出信号，所述输入信号为0或1，所述输出信号为高电平H或低电平L。4.如权利要求1所述的在EDA仿真中自适应生成ATE测试码的方法，其特征在于，所述管脚信息文件为TXT文件，包括管脚名称、管脚方向类型和管脚输入输出信号。5.如权利要求4所述的在EDA仿真中自适应生成ATE测试码的方法，其...

【专利技术属性】
技术研发人员：邵健，桂江华，胡鹏，张磊，姜若旭，
申请(专利权)人：中国电子科技集团公司第五十八研究所，
类型：发明
国别省市：