本申请涉及一种驱动电路，包括：第一模块，基于图像信息产生显示数据；第二模块，基于显示数据、多个时钟信号，产生显示信号；第三模块，基于所述显示信号，输出恒定电流；第四模块，用于向所述第三模块提供基准电流；其中，所述第四模块包括：基准电压产生模块、偏置模块、电流产生模块、预充电模块。所述多个时钟信号中相邻的两个时钟信号之间相差M个完整时钟周期，其中，0≤M＜1。该电路可以以较低的系统功耗和芯片成本，实现较高的图像显示精度，同时实现有效的图像低灰补偿。实现有效的图像低灰补偿。实现有效的图像低灰补偿。
【技术实现步骤摘要】
一种驱动电路、驱动芯片、显示装置
[0001]本申请涉及显示领域，具体地涉及一种驱动电路、驱动芯片、显示装置。
技术介绍
[0002]显示装置通常由行驱动芯片和列驱动芯片进行驱动实现显示。列驱动芯片通常为恒流驱动芯片，该恒流驱动芯片的输出端连接LED的列线，在显示信号，即PWM信号的有效期间，输出恒定电流，从而驱动该列线上的LED灯珠发光。
[0003]显示精度可用于衡量LED显示装置质量，通常显示精度越高，进行图像显示时，显示的质量越好。现有技术中LED是列驱动芯片通常处理的显示数据精度是受限制的，比如可能只处理以整数表示的显示数据，例如，实际的显示数据是3.4T，而列驱动芯片只会以显示数据为3T来进行驱动，这势必导致显示效果大打折扣。特别是在低灰情况下，损失的这0.4T将会严重影响显示效果。而目前，一方面，为了提升显示精度，通常会以增加功耗和芯片成本等为代价，获得较高的显示精度；另一方面，现有技术中对于图像的低灰补偿效果并不明显，且补偿方式复杂。
[0004]如何解决上述问题成为急需解决的问题。
技术实现思路
[0005]本申请的目的在于克服现有技术的不足，提供一种驱动电路，该驱动电路可以提升显示精度，而不必增加系统功耗和成本；同时可以实现有效的低灰补偿。
[0006]一方面，本申请提供一种驱动电路，包括：
[0007]第一模块，基于图像信息产生显示数据；
[0008]第二模块，基于显示数据、多个时钟信号，产生显示信号；
[0009]第三模块，基于所述显示信号，输出恒定电流；
[0010]第四模块，用于向所述第三模块提供基准电流；
[0011]其中，所述第四模块包括：基准电压产生模块、偏置模块、电流产生模块、预充电模块；所述基准电压产生模块用于向所述偏置模块提供基准电压，所述偏置模块用于向所述电流产生模块提供偏置电流并且向所述预充电模块提供偏置电压，所述电流产生模块用于向所述第三模块提供基准电流；
[0012]所述多个时钟信号中相邻的两个时钟信号之间相差M个完整时钟周期，0≤M＜1。
[0013]相差M个完整时钟周期，前后两个时钟信号存在固定的相位差，即M*T，T为时钟周期；可以理解为，后一个时钟信号比前一个时钟信号延迟了M个时钟周期；第二个时钟信号比第一个时钟信号延迟了M个时钟周期；第三个时钟信号比第一个时钟信号延迟了2*M个时钟周期，以此类推。设置这一系列时钟信号的目的在于通过该系列时钟信号的选择，LED驱动芯片可以处理精度更高的显示数据，即可以产生高精度的显示信号，即PWM信号，从而提升显示效果，并进行低灰补偿。
[0014]进一步地，还包括第五模块，用于产生N个时钟信号，且M＝1/N，N为大于或等于2的
整数。
[0015]进一步地，所述第二模块包括：
[0016]第一子模块，基于第一时钟信号、所述显示数据产生第一显示信号；
[0017]第二子模块，基于选择时钟信号、第一显示信号，输出所述显示信号；
[0018]所述第一时钟信号为所述N个时钟信号中的任一个；所述选择时钟信号比所述第一时钟信号延迟了i/N个完整时钟周期，i为0至(N
‑
1)之间的整数。通过选择选择时钟信号，可以决定显示信号的小数部分大小。
[0019]其中，第一子模块可以产生对应显示数据整数部分的显示信号，第二子模块基于上述整数部分的显示信号以及选择时钟信号，可以产生包含小数部分的显示信号。
[0020]进一步地，所述第二模块根据选择信号从所述N个时钟信号中择一输出作为所述选择时钟信号，其中，所述选择信号基于所述显示数据产生。选择信号可以决定PWM信号小数部分大小，其实际是跟显示数据有关的，具体来说是跟显示数据的小数部分相关的。
[0021]对于每个输出通道而言，各个通道的显示数据通常是不同的，因此各个通道的PWM信号的小数部分理论上也应当是不同的，因此，对每个通道而言，需要根据该通道的显示数据来产生对应的选择信号。
[0022]进一步地，所述驱动电路还包括：路径匹配模块，用于消除所述选择时钟信号与所述第一时钟信号之间的未知相位差。未知相位差也可理解为未知的延迟。该方案为每个通道配置路径匹配模块，可以确保每个通道的对应的这两个时钟信号之间只存在期望的相位差，该相位差决定了显示信号的小数部分，因此可以决定最终产生的显示信号是较为精确的，不会受硬件电路造成的未知迟延影响。
[0023]本申请一些实施方式中，所述第二模块包括：
[0024]第三子模块，基于第一时钟信号和复位信号产生第一显示信号；
[0025]多个第四子模块，每个所述第四子模块基于所述第二时钟信号中的一个时钟信号和复位信号产生第二显示信号；各个第四子模块接收的所述第二时钟信号中的一个时钟信号各不相同；
[0026]第五子模块，接收所述第三子模块和所述多个第四子模块产生的显示信号，根据选择信号择一输出；
[0027]所述第一时钟信号为所述N个时钟信号中的任一个；所述第二时钟信号为所述N个时钟信号中除所述第一时钟信号以外的时钟信号；所述复位信号、所述选择信号根据所述显示数据产生。
[0028]上述结构会先根据N个时钟信号产生N个显示信号，根据显示数据从这N个显示信号中选择一个输出。
[0029]进一步地，所述第二模块还包括第六子模块；所述第六子模块对所述第五子模块输出的信号取反，并对取反后的信号与所述第一显示信号执行逻辑运算。
[0030]进一步地，所述第一模块还用于对所述显示数据加1个时钟周期后输出。第二模块处理的显示数据实际是在原始的显示数据基础上加1T后产生的数据，目的在于可以处理极为少见的显示数据为小数的情况，如0.3T；另一方面，进行加1T的操作后，不管是对于显示数据为小数的情况，还是显示数据整数部分不为0的情况，对一些结构和采用一定逻辑的第二模块，才能获得合适的与真实显示数据对应的显示信号。
[0031]进一步地，所述驱动电路还包括：补偿模块，用于消除所述第一显示信号与被所述选择信号选择的显示信号之间的未知延迟。同理，该方案可以确保每个通道对应的两个显示信号之间只存在期望的延迟。一般来说，上述两个信号是上升沿或下降沿对齐的，但两个信号经过的电路不同，将导致二者之间引入不同的迟延，造成上升沿或下降沿不能对齐，从而经过逻辑处理后得到的信号可能并不是理论上的信号，主要体现在信号宽度不再是理论的宽度。通过补偿可以保证两个显示信号之间引入的延迟是相同的，从而确保二者的边沿(上升沿或下降沿)仍然是对齐的，从而可以保证经过逻辑处理后的显示信号宽度是理论值或期望值。该显示信号宽度决定了显示信号的小数部分，因此最终产生的显示信号是较为精确的。
[0032]进一步地，所述驱动电路还包括电流修调模块；所述电流修调模块连接所述电流产生模块，为所述电流产生模块提供修调电流。
[0033]进一步地，所述驱动电路还包括电压修调模块，所述电压修调模块连接所述预本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种驱动电路，其特征在于，包括：第一模块，基于图像信息产生显示数据；第二模块，基于所述显示数据、多个时钟信号，产生显示信号；第三模块，基于所述显示信号，输出恒定电流；第四模块，用于向所述第三模块提供基准电流；其中，所述第四模块包括：基准电压产生模块、偏置模块、电流产生模块、预充电模块；所述基准电压产生模块用于向所述偏置模块提供基准电压，所述偏置模块用于向所述电流产生模块提供偏置电流并且向所述预充电模块提供偏置电压，所述电流产生模块用于向所述第三模块提供基准电流；所述多个时钟信号中相邻的两个时钟信号之间相差M个完整时钟周期，0≤M＜1。2.根据权利要求1所述的一种驱动电路，其特征在于，还包括第五模块，用于产生N个时钟信号，且M＝1/N，N为大于或等于2的整数。3.根据权利要求2所述的一种驱动电路，其特征在于，所述第二模块包括：第一子模块，基于第一时钟信号、所述显示数据产生第一显示信号；第二子模块，基于选择时钟信号、所述第一显示信号，产生所述显示信号；所述第一时钟信号为所述N个时钟信号中的任一个；所述选择时钟信号比所述第一时钟信号延迟了i/N个完整时钟周期，i为0至(N
‑
1)之间的整数。4.根据权利要求3所述的一种驱动电路，其特征在于，所述第二模块根据选择信号从所述N个时钟信号中择一输出作为所述选择时钟信号，其中，所述选择信号基于所述显示数据产生。5.根据权利要求2所述的一种驱动电路，其特征在于，所述第二模块包括：第三子模块，基于第一时钟信号和复位信号产生第一显示信号；多个第四子模块，每个所述第四子模块基于第二时钟信号中的一个时钟信号和复位信号产生第二显示信号；各个第四子模块接收的所述第二时钟信号中的一个时钟信号各不相同；第五子模...
【专利技术属性】
技术研发人员：唐永生，黄立，芦世雄，
申请(专利权)人：成都利普芯微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。